小猪IC招聘 IC职位分享

caoyuanshu_wx

小猪IC招聘 公众号
非猎头
帮大家整理了最近比较火爆的IC类招聘。有公司直招，也有内推职位，关注公众号，时时了解最新招聘。

https://mp.weixin.qq.com/s?__biz ... 5&lang=zh_CN#rd

                         【公司直招职位】

平头哥-芯片后端设计专家-北京http://alibabagroup.tupu360.com/position/detail?pid=5dedf4ec744a2652ae8c8dd1&pCode=WMEWj4acJFgwXzcgDek8Jg%3D%3D投递方式：阿里巴巴集团招聘 公众号直投；小猪帮忙

xiaozhuic@126.com

       平头哥-芯片后端设计专家-上海

http://alibabagroup.tupu360.com/position/detail?pid=5e0d86e0744a261ca4d20c89&pCode=4xTT3U99Dtmrvj7BJCWSSw%3D%3D

投递方式：阿里巴巴集团招聘 公众号直投；小猪帮忙xiaozhuic@126.com   

OPPO-高级后端设计工程师5828-上海http://sc.hotjob.cn/wt/OPPO/mobweb/position/detail?brandCode=1&safe=Y&canBack=true&recruitType=2&postIdsAry=149118&postCanApply=0&entityPage.currentPage=1
投递方式：oppo招牌公众号直投；小猪帮忙xiaozhuic@126.com

OPPO-高级后端设计工程师5790-上海http://sc.hotjob.cn/wt/OPPO/mobweb/position/detail?brandCode=1&safe=Y&canBack=true&recruitType=2&postIdsAry=149006&postCanApply=0&entityPage.currentPage=1投递方式：oppo招聘 公众号直投；小猪帮忙xiaozhuic@126.com
cadence - Design Engineer II-上海https://cadence.tupu360.com/position/detail/5e421f92744a26796b267911?enter=list&type=SOCIALRECRUITMENT&lang=zh_CN投递方式：cadence微招聘 公众号直投；小猪帮忙xiaozhuic@126.com
cadence - Lead Design Engineer-上海
https://cadence.tupu360.com/position/detail/5e421eef744a26796b26790e?enter=list&type=SOCIALRECRUITMENT&lang=zh_CN投递方式：cadence微招聘 公众号直投；小猪帮忙xiaozhuic@126.com

                             【内部推荐职位】

瓴盛科技-上海

说缺口很大，快把简历砸过来

投递方式：加微信 fryry17 或者 TORA19821029 （这里有老板的微信哦）

中科声龙（北京）有限公司-北京

中科声龙（北京）有限公司，核心团队来源于中科院计算所、中科院声学所、清华大学，是一家在高通量处理器以及区块链底层协议与算法芯片领域具有核心技术和核心竞争力的国家高新技术企业、中关村高新技术企业，是高通量计算产业联盟会员单位。

公司目前正在研发一款处理器+内存的异构3D集成芯片，为“内存墙”问题提供切实可行的解决方案。

为保证项目进度，需要吸引芯片数字后端设计人才3名，要求如下：

（1）负责芯片数字后端设计工作，包括布局布线、物理验证、时序收敛、SI分析和tape-out相关工作等；

（2）具有TSMC 55nm/65nm工艺数字后端设计工作全流程经验；

（3）具有TSMC 55nm/65nm芯片成功流片经验；

（4）电子工程类和微电子类相关专业，3-5年以上工作经验；

（5）熟练使用Synopsys公司的相关EDA工具软件，熟练的脚本编写技能；

（来源：陌上风骑驴看IC交流群）

投递方式：加微信 ilwfeae

大疆-上海

推荐人说，后端要求都差不多，懒得给了

投递方式：加微信 shuaiaotianxia007

寒武纪-上海

Job Summary

As a member of the core backend team, you will be responsible for the physical implementation (from netlist to tapeout) of a highly complex SOC utilizing state of the art process technology.

Description

•        Work with FE team to understand chip architecture and drive physical aspects early in design cycle.

•        Design automation; Construct, Guide, Modify, Enhance Timing tools and flows.

•        Top level floorplan, partition floorpan, P&R, timing and physical sign off.

Key Qualification

•        The ideal candidate will have a minimum of 3 years of physical design experience, with recent successful tapeouts in deep sub-micron technology.

•        Expert in top /block level P&R implementation, including floorplanning, clock & power distribution, timing closure, physical & electrical verification.

•        Experienced in industry standard tools, understand their capabilities and underlying algorithms.

•        Strong communication skills.

•        Familiar with sub-micro Synthesis, PR and power sign off tool is a plus.

•        Experience with DDR, PCIE is a plus.

•        Strong scripting abilities in Python are needed; TCL or Makefile is a plus.

•        Experience in methodology of Technology under 16nm is a plus.

•        Experience in large - scale chip design is a plus.

投递方式：加微信 jihao1119

Hisilicon - 南京

啊哈，也没有职位介绍，想去的直接投，有自信就行，管他要求啥，我就想去

据说要招很多人，快到碗里来

投递方式: 加微信 iamjiangchao

cadence -上海

招AE，期望会innovus, 最好还会voltus。老板非常好

投递方式：加微信 zzhuwxaaa

                             【公司直招职位】

鸿芯微纳 -上海

岗位要求：

1、电子、电子工程硕士及以上学历，特别优秀的，本科学历也可以考虑；

2、5年或以上物理设计从业经验，熟悉从逻辑综合到Tape-Out的SoC后端设计流程，尤其拥有先进工艺节点上布局布线、时序优化、信号完整性，功耗完整性等专业技能；

3、熟悉Linux操作系统以及EDA License管理机制；

4、对EDA行业有一定的了解，对数字集成电路物理设计领域的方案提供商技术优劣有一定的知识积累；

5、有很强的沟通能力和书面写作能力，具备一定与人打交道的技巧。

岗位职责：

1、在指定客户的先进工艺节点上能独立完成布局布线EDA工具的技术评估，包括但不限于前期客户的交流，项目的选定，验收标准的制定；

2、能够自主管理和更新客户评估项目的状态和问题清单，有良好的学习能力和独立解决问题的能力，通过自主学习和与研发团队的配合，保证客户的技术评估可以保质保量如期进行；

3、能够给客户提供日常的EDA工具技术支持，以及工具新功能的培训，保持和客户以及研发沟通，定位并负责解决通用的工具问题；

4、在业界自主找寻产品新的商业机会，完成部分售前机会发掘的工作。

投递方式：鸿芯微纳 公众号直投 或者 hr@giga-da.com

caoyuanshu_wx

caoyuanshu_wx

caoyuanshu_wx