马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 春日的白玫瑰 于 2020-2-20 14:56 编辑
岗位职责: 承担芯片项目CPU、AI、DDR、总线、高速接口等子系统设计/ IP/模块设计和验证,性能算法分析和ESL仿真,支持芯片项目的SOC交付; 承担芯片项目的综合、时序、低功耗、量产等工作。 熟练掌握System Verilog, C语言,以及相关脚本开发; 任职要求: EE相关专业本科及以上学历; 具备rtl设计/IP/模块设计或验证经验,且熟悉综合实现、低功耗、量产等某一领域; 具备良好的学习能力以及团队协作能力。
需要2个,要求本科学历至少5年以上;硕士学历至少3年以上。
欢迎站内联络,也可以加微信:huihui20130510(请注明创芯论坛和自己的简单说明),或者邮件:jane.zhang@rupro.cn
|