请大侠指导VCO设计问题，谢谢。。。

alex_2012 · 发表于 2020-1-9 14:23:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟刚刚开始做PLL，碰到些VCO设计的问题，请大侠们帮忙分析一下，我的VCO电路结构如下图1所示，
图1

图1

此电路结构我分析为current starved环形振荡器，由两个独立的ring OSC（三级反相器构成），后接差分转单端输出。
电路中差分转单端输出要求两个ring OSC必须输出差分时钟信号，否则如果两个ring OSC输出同相时钟信号VCO将存在不能工作的风险。
而电路中没有看到任何机制保证这两个ring OSC能差分输出。这里会不会有风险？？

类似结构的VCO设计论文（可参考附件）做法是在两个ring OSC环之间加入反相器（如下截图所示），使之产生差分输出时钟，如图2所示，

图2

请大侠们从VCO增益，jitter，电路鲁棒性等方面帮忙给分析分析，谢谢。。

alex_2012 · 发表于 2020-1-9 14:29:52

附件

低噪声CMOS环型压控振荡器的设计.pdf (173 KB, 下载次数: 15 )

[求助] 请大侠指导VCO设计问题，谢谢。。。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！