PLL中VCO采用分段结构，VCO的GAIN应该怎么计算呢？

孤独的自由 · 发表于 2019-12-25 09:00:41

DDBKOBE 发表于 2019-12-24 14:13
每一档对应的Kvco吧，你这八个挡应该差别不大

感觉是要采用最终锁定频率的那个档位的GAIN，但是我现在就是这样子使用的，用matlab计算出来的环路是稳定的，但是电路仿真就会震荡，环路一直重复从000加到111再减到000，请问一下这是什么原因呢？我把档位强制固定住010，环路是可以正常锁定的。谢谢回复

血荐轩辕HIT · 发表于 2019-12-26 00:07:48

孤独的自由发表于 2019-12-25 08:58
感觉是要采用最终锁定频率的那个档位的GAIN，但是我现在就是这样子使用的，用matlab计算出来的环路是稳定 ...

我没太懂，按道理粗调控制字是你提前设定好的，为啥它自己会跳来跳去？

tulipyjx · 发表于 2019-12-26 08:29:49

孤独的自由发表于 2019-12-21 17:15
没人回复一下嘛，这问题太傻了嘛

你可以看一下ADI的芯片ADF4350的手册。

liuliu7812 · 发表于 2019-12-26 08:57:58

auto-frequenct-calibration 模块问题？

DDBKOBE · 发表于 2019-12-26 09:00:55

孤独的自由发表于 2019-12-25 09:00
感觉是要采用最终锁定频率的那个档位的GAIN，但是我现在就是这样子使用的，用matlab计算出来的环路是稳定 ...

猜测是你AFC模块的问题，可以检查一下AFC的逻辑

账号		自动登录	找回密码
密码			注册

[求助] PLL中VCO采用分段结构，VCO的GAIN应该怎么计算呢？