求助关于全差分放大器的闭环建立时间

RFcircuits

如图，分别是要求，test电路和仿真结果。（VDD=1.8V）有几个问题：1.测试的电路图是这样搭建吗？

2.所谓的闭环阶跃中的阶跃信号是从多少V到多少V啊？是从0-VDD吗？
3.如果是0-400mV的阶跃勉强达到指标，如果再高一些就达不到指标了。那么如何减小建立时间呢？
提前谢谢各位大佬。

victor0o0

小幅度的step response看带宽，大幅度的step response看slew rate

wjx197733

大体看了一下，楼主的测试电路是对的，同时发现测试电路中的电容都是1pF，不知道这个电容值是楼主自己随意选取的，还是根据实际项目得到的。另外有几个问题想请教楼主一下：
1.楼主有没有对放大器的ac特性[quote]进行仿真？放大器开环时的增益、单位增益带宽和相位裕度是多少？放大器连接成环路时的增益、带宽和相位裕度是多少？
2.放大器的建立时间与什么有关？是放大器开环时的单位增益带宽和相位裕度还是连接成环路时的增益带宽和相位裕度？
3.放大器的建立精度与什么有关？
4.楼主是否确定放大器的静态工作点正确？方便的话，把放大器两个输入端的瞬态波形也上传一下吧

RFcircuits

victor0o0 发表于 2019-12-17 08:42
小幅度的step response看带宽，大幅度的step response看slew rate

一般全差分的阶跃响应是指的大幅度还是小幅度啊。比如这个全差分是用在ADC里面的

RFcircuits

wjx197733 发表于 2019-12-17 10:27
大体看了一下，楼主的测试电路是对的，同时发现测试电路中的电容都是1pF，不知道这个电容值是楼主自己随意 ...

我的放大器是单级全差动增益提高型，采用的是开关电容CMFB。两个辅助放大器是采用的折叠式全差分，也是开关电容CMFB。设计指标贴在下面了，电流现在测得是18mA。除了最后一个阶跃建立时间，其他指标都满足。测得幅频和相位裕度是开环下测得的。电路图和仿真图如下：

RFcircuits

wjx197733 发表于 2019-12-17 10:27
大体看了一下，楼主的测试电路是对的，同时发现测试电路中的电容都是1pF，不知道这个电容值是楼主自己随意 ...

1pF的电容是我自己设置的，也换过其他大小的电容扫描过。

victor0o0

你这样电容反馈，输入节点没有直流偏置的

RFcircuits

victor0o0 发表于 2019-12-17 19:04
你这样电容反馈，输入节点没有直流偏置的

输入节点我用理想电压源偏置了

wangrt_thu

楼主，我最近也在仿真全差分运放，我想请教一下在测试建立时间的时候，您的共模反馈参考电压是怎么设置的？

RFcircuits

wangrt_thu 发表于 2019-12-30 22:36
楼主，我最近也在仿真全差分运放，我想请教一下在测试建立时间的时候，您的共模反馈参考电压是怎么设置的？ ...

和设计运放时的一样