关于DAC的噪声的verilogA建模

电子新手是也 · 发表于 2019-12-16 15:39:11

您需要登录才可以下载或查看，没有账号？注册

x

求助各位

AC在用verilogA建模的时候，想要在模型中添加电路的noise，请问大家有没有好的方法推荐或者一些资料推荐呢？谢谢各位！

电子新手是也 · 发表于 2019-12-16 15:40:07

DAC的verilogA建模～

victor0o0 · 发表于 2019-12-17 08:52:42

不知道什么类型的DAC，如果是电流模式的，电流噪声可以用veriloga写成：
I(p, n) <+ white_noise(4 * `P_K * $temperature * gamma * gm);

gamma和gm分别是电流源的噪声相关参数

电子新手是也 · 发表于 2019-12-17 11:09:33

victor0o0 发表于 2019-12-17 08:52
不知道什么类型的DAC，如果是电流模式的，电流噪声可以用veriloga写成：
I(p, n) ...

谢谢您的回复，请问这个white noise 函数可以用来做瞬态仿真吗？我看verilogA的手册，这个函数是用来做小信号分析的。不知我是否理解有偏差~

victor0o0 · 发表于 2019-12-17 12:46:15

电子新手是也发表于 2019-12-17 11:09
谢谢您的回复，请问这个white noise 函数可以用来做瞬态仿真吗？我看verilogA的手册，这个函数是用来做小 ...

应该都可以的，还有flicker_noise函数，你可以仿真tran noise看看

pc二 · 发表于 2021-10-15 14:25:28

看了大佬的帖子大佬之前在做数模混合PLL吗？有没有资料分享分享呀

洛神孤恋 · 发表于 2023-4-11 10:09:30

顶一个

[求助] 关于DAC的噪声的verilogA建模