在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4338|回复: 10

[求助] 频综PLL为什么用参考时钟倍频器而不直接提高参考时钟的频率

[复制链接]
发表于 2019-12-12 17:25:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下,看了好多频综PLL的paper里为了提高集成相噪都用了一个输入参考时钟倍频器,那为啥不直接用频率更高的的参考时钟呢?难道是因为频率高的晶振价格高,为了节约成本吗?
发表于 2019-12-12 17:32:02 | 显示全部楼层
对,48M 以上的晶振贵不少
发表于 2019-12-14 15:10:59 | 显示全部楼层
借地请教,PLL的参考时钟是越大越好吗,应该有什么需要trade-off的吧?
发表于 2019-12-15 20:10:24 | 显示全部楼层
是这样的,一般使用的晶振在100M一下,200M的就非常贵了。
打个小广告,欢迎关注一下我的微信公众号“模拟芯视界”,会定期分享PLL的相关内容,一起学习,共同进步。
发表于 2019-12-15 20:14:01 | 显示全部楼层


SAR_AD 发表于 2019-12-14 15:10
借地请教,PLL的参考时钟是越大越好吗,应该有什么需要trade-off的吧?


在不计成本以及晶振性能相当的情况下,参考频率越大,N越小,这样带内噪声变好;同时带宽的设计有了更大的自由度。
当然整数环的频率分辨率和参考时钟频率直接相关。

打个小广告,欢迎关注一下我的微信公众号“模拟芯视界”,会定期分享PLL ADC SerDes PMU的相关内容,一起学习,共同进步。


发表于 2019-12-19 10:38:43 | 显示全部楼层
参考频率越高, PFD/CP 就越难做了, 这也是要考虑的
发表于 2019-12-19 14:51:40 | 显示全部楼层
一个是价格,高频的晶振贵。100MHz以上的有可能用泛音晶体,相位噪声差。其次,相同主控IC的有源晶振,频率越高,相位噪声越差,而且差别不小。这是我的理解。
发表于 2022-12-14 10:48:04 | 显示全部楼层
楼主有输入参考时钟倍频电路相关资料可以分享一下吗~谢谢
发表于 2023-6-7 15:10:51 | 显示全部楼层
各位大佬有N倍频资料吗,是数字做还是模拟做,感谢分享
发表于 2023-11-14 14:26:27 | 显示全部楼层


血荐轩辕HIT 发表于 2019-12-15 20:10
是这样的,一般使用的晶振在100M一下,200M的就非常贵了。
打个小广告,欢迎关注一下我的微信公众号“模拟 ...


公众号还在吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:53 , Processed in 0.034908 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表