颠覆一下sealring的几个常规观点

Tgate · 发表于 2019-11-28 14:50:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

一：sealring只是为了在切割是保护内部电路
其实它还有两个作用，可以明确版图的边界、增加芯片的面积
作为晶圆厂来说，当然希望芯片面积越大越好，有工艺提供的sealring宽度接近40um，而且是深亚微米工艺

二：sealring是必须的
晶圆厂并没有提供加与不加的良率对比，
确实也不好给，因为还要取决于封装厂的切割水平，划片槽的宽度等
但切割技术在不断进步，主要工艺的sealring却没有改变
一般tapeout form里会有sealring的选项，有没有sealring，需不需要foundry加sealring
既然给了你选择的余地，也就是加不加由客户自己综合考虑决定

三:sealring是由多层金属孔叠加形成的完整的环
但这并不是唯一的结构，有的工艺的提供sealring是两排交错的一段段的多层金属组成
同样节点的同类型工艺，不同工艺厂提供的sealring差别可能会很大
同一个晶圆厂同是CMOS工艺，018跟013的sealring结构也很可能不一样
也许是他们不同的团队做的，他们也没有明确的可以有数据跟理论支撑的结构

四：sealring是在芯片的最外缘
sealring不在最外缘，惊讶吧。如果告诉你有些封装是要把pad切掉一半的，是不是更惊讶

Fcexcl · 发表于 2019-11-28 15:09:31

感谢分享，
学习下

悄悄的邂逅 · 发表于 2019-11-28 17:12:16

学到了

firewolf223 · 发表于 2019-11-29 09:09:58

不要误导别人。sealring 作为芯片与scribe lane 的物理隔离是非常重要的，隔离在切割过程中产生的水气，应力等
作为fab没有必要期望你芯片越大越好，人家是卖wafer。如果期望你芯片越大越好那还研究个屁的先进工艺，先进工艺都是在缩小芯片面积。
切割技术在不断进步我不知道你的依据是什么，目前从40nm 到8nm的工艺scribe lane 都是60um宽度，这是最小的切割尺寸，对于不同的工艺，因为最小尺寸不一样，scribe lane 宽度会有些调整，最简单的8nm 工艺对应力的敏感程度肯定是比40nm高的。

Tgate · 发表于 2019-11-29 09:52:21

本帖最后由 Tgate 于 2019-11-29 09:55 编辑

firewolf223 发表于 2019-11-29 09:09
不要误导别人。sealring 作为芯片与scribe lane 的物理隔离是非常重要的，隔离在切割过程中产生的水气，应 ...

Sealring 确实可以保护内部电路，但作用有多大呢
不用sealring的产品也很多
如果不加sealring良率降低2%（因为有些不加sealring的良率已经97%了，加了良率也差不多），加了面积增加5%
你怎么选择？
工艺尺寸越来越小最主要目的是为了缩小芯片尺寸？？？？
工艺厂提供sealring主要是为了在切割时保护芯片内部，但是可以让你多用点晶圆不也是好事嘛
现在的切割道最小60um，那你知道之前的切割道多宽吗
况且现在切割道最小也小于60um了
有些封装厂会提供sealring的设计规则，在他们那里封装就得用他们的设计规则而不是晶圆厂的

我写这个是想让大家多了解一点sealring
可能大多人接触的sealring非常的单一，所以就认为sealring就是这个样子的