关于PR CTS后sta 分析对 clock 的约束

haier822

请教下：
PR CTS后做STA，对clock的约束中，增加了set_propagated_clock ， 对clock 的pin要还做set_drive/set_clock_transition的约束吗？
我的理解是命令set_propagated_clock是可以让tool真实去计算clock tree path上的delay，但是clock从 input pin进来到第一个buf， 这第一个buf的delay总是需要进来的clock pin相关的attribute(drive 或者transition)才能知道，也就是还是需要对clock input pin设set_drive/set_clock_transition，如果不设，是不是用的默认0，哪种处理更为合理？常规做法究竟是怎样呢？

create_clock -period 100 -waveform {0 50} [get_ports clk_in]

***

set_propagated_clock [all_clocks]

***

计算cell delay:

                               
登录/注册后可看大图