设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › master spi的源代码（verilog），包括文档，测试程序 ...

1 ... 4 5 6 7 8910 11 12 13 / 13 页下一页

发新帖

楼主: xuemingyang

master spi的源代码（verilog），包括文档，测试程序

发表于 2011-9-13 16:34:58 | 显示全部楼层

都是什么模块啊！！有点分不清楚！！

回复支持反对

发表于 2011-11-1 11:33:21 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-5 20:12:13 | 显示全部楼层

應當可以到 Opencores 去參考那裡的 projects.

回复支持反对

发表于 2011-11-5 22:21:09 | 显示全部楼层

有密码，不能解压

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-11-5 22:53:42 | 显示全部楼层

谢谢LZ分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-6 17:30:33 | 显示全部楼层

学习学习一下

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-11-13 10:52:08 | 显示全部楼层

Thanks！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-12-25 20:26:12 | 显示全部楼层

需要解压密码就算了

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-30 00:38:22 | 显示全部楼层

非常好的资料。学习。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-3-7 14:03:46 | 显示全部楼层

stop bit //

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 / 13 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 19:33 , Processed in 0.021046 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表