马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
本帖最后由 totuwei 于 2019-11-8 11:38 编辑
High-Bandwidth Memory Interface
如今，大多数人至少使用一种个人计算设备，比如pc、平板电脑或智能手机。DRAM是这些设备中的数据存储组件之一，内存带宽在过去10年中显著增加。DDR2、DDR3、DDR4等内存主要用于pc和服务器。DDR4是DDR2和DDR3的高带宽继承者，支持高速应用程序。图形DDR (GDDR)用于图形卡和游戏机。GDDR系列提供比主存储器更高的带宽来处理大的图像和视频数据，如帧数据缓冲和逼真的3D图像渲染。 SDRAM中采用了许多用于其他应用的高速电缆接口技术来增加带宽。然而，内存接口和其他有线应用程序之间存在一些关键的区别，这给同步DRAM (SDRAM)设计带来了困难。首先，由于固有的大量数据引脚，SDRAM不能利用差分信令。其次，DDR存储器模块由多秩和多DIMM组成，由于存根、连接器、通孔等多而导致阻抗不连续。因此，DRAM的数据通道更容易受到噪声耦合和符号间干扰的影响。第三，同时切换输出噪声是一个问题，因为DQ驱动器或接收器通常同时工作。高带宽DRAM设计的最后一个主要区别是DRAM工艺的晶体管性能比逻辑工艺差很多。 增强内存接口的技术有TSV接口、高速串行接口(包括均衡、ODT、预加重)、宽I/O接口(包括串扰、歪斜消除)、时钟产生和分配等。这本书提供了在架构和电路水平上的存储器接口设计的最近进展的概述，同时子章节将包括信号完整性和测试。还将讨论进一步增强带宽的未来趋势。本书主要是根据高丽大学先进集成系统实验室在内存接口方面的研究成果和一些其他团队的重要研究论文编写而成。这本书为读者提供了重要的资源，以发展他们关于高带宽内存系统的研究。 第1章研究了DRAM的基本特性，包括单元阵列访问控制、读写操作，并以DDR3配置为例。在这个移动的时代，功耗是一个大问题。叙述了主动电源和备用电源消耗的重要考虑因素。第2章讨论了DDR SDRAM的I/O配置。它为读者提供了一个理解的速度限制的细胞访问。比较几个重要的DRAM组织，以区分和帮助理解各种类型的DRAM。第三章重点介绍了时钟的产生和分配的设计。由于延迟锁定环(Delay Locked Loop)在DDR SDRAM中被广泛使用，本文对其进行了深入的研究和分析。为了改善高速DRAM的数据有效窗口，需要使用DCC(占空比校正器)。本章也包括了DCC的问题和要求。对20篇有关动态链接库的论文进行了分类。第四章介绍了DRAM接口的一般收发器设计技术。收发信机的设计问题源于信道特性的不完善。在此基础上，讨论了渠道的作用，并介绍了以往工作的解决方案。此外，还介绍了几种在其它接口中未被广泛采用的设计技术。收发机的一般概念和先进的设计技术有助于理解高带宽DRAM接口。第五章研究了TSV (Thru Silicon Via)接口。在低功耗的情况下，TSV是提高DRAM带宽的一个很好的解决方案。它有助于理解基于TSV的DRAM的基本配置、体系结构和问题并研究了一种消除数据冲突的方法。 在不久的将来，进一步的带宽增长是非常需要的。因此，许多读者对高速存储接口的设计技术感兴趣。这本书将指导那些工程师。
| 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2019-11-8 11:25:03
