PMOS管栅极通过一个电阻接地作上拉用，这个电阻是起什么作用???限流吗？

难过的方式 · 发表于 2019-11-5 11:28:09

您需要登录才可以下载或查看，没有账号？注册

x

随便画的图，别介意~~~

martian618 · 发表于 2019-11-5 12:02:52

应该是给个电位吧。

acging · 发表于 2019-11-5 13:19:43

有的工艺为了esd的考量，不允许gate接到电源或地，必须串个电阻。

demon0821 · 发表于 2019-11-5 13:20:40

这个工艺的特征尺寸是多少？
在某些工艺节点之后，gate不允许直接接GND or power
需要串联一个电阻，目的是保护MOS的gate

难过的方式 · 发表于 2019-11-5 13:35:01

demon0821 发表于 2019-11-5 13:20
这个工艺的特征尺寸是多少？
在某些工艺节点之后，gate不允许直接接GND or power
需要串联一个电阻，目的是 ...

40nm的

demon0821 · 发表于 2019-11-5 13:58:03

难过的方式发表于 2019-11-5 13:35
40nm的

那应该就是为了符合工艺rule的要求，所以gate接一个电阻。

kenchou1793 · 发表于 2019-11-5 14:41:23

一開始PMOS閘極為低電位，使得P型管導通，我猜是start-up ，想了解白框裡面是甚麼電路

victor0o0 · 发表于 2019-11-5 18:04:27

ESD考虑

AcoAco · 发表于 2019-11-5 22:27:15

ESD保护。

狼图腾123 · 发表于 2021-9-24 16:28:08

acging 发表于 2019-11-5 13:19
有的工艺为了esd的考量，不允许gate接到电源或地，必须串个电阻。

如果pmos的gate接地的话，是哪种类型的ESD会对MOS的栅极造成损伤，能否解释一下ESD损伤的原理？

[求助] PMOS管栅极通过一个电阻接地作上拉用，这个电阻是起什么作用???限流吗？