请教大神们vcsmx仿真vhdl遇到的问题

小蒙同学 · 发表于 2019-11-5 11:16:51

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用vcsmx2015仿真vhdl，第一步analysis过了，但是一到第二步elaboration就报错提示找不到顶层模块请问是不是这种问题是vcsmx安装的有问题啊
Error-[TMENF-ILL] Top Module/Entity not found  Top module/entity/config "abctop" is not found in the following library
  list.
  Liblist: DEFAULT GGS VLOG VHDL DWARE DW01 DW02 DW03 DW04 DW05 DW06 DW07 DW08
  GTECH GSCOMP IEEE IEEE_ASIC SYNOPSYS STD_DEVELOPERSKIT VITAL2000 STD
、

Error-[NM] No modules defined
  No modules defined in current design file(s).

gaurson · 发表于 2019-11-6 17:30:52

abctop是一个module名？在哪一个文件里？这个文件有没有在你编译的文件列表里？

小蒙同学 · 发表于 2019-11-7 19:25:28

gaurson 发表于 2019-11-6 17:30
abctop是一个module名？在哪一个文件里？这个文件有没有在你编译的文件列表里？ ...

多谢老哥呀问题已经解决了我这个情况是必须要在每步编译加-full64命令才行。

年轻的韭菜 · 发表于 2021-1-5 18:59:47

小蒙同学发表于 2019-11-7 19:25
多谢老哥呀问题已经解决了我这个情况是必须要在每步编译加-full64命令才行。
...

给力啊，我也忘记了full64

yue6688 · 发表于 2021-2-5 16:29:41

年轻的韭菜发表于 2021-1-5 18:59
给力啊，我也忘记了full64

有个疑问，是不是pj版vcs都要加-full64呢

花岗小岩 · 发表于 2021-3-14 16:26:51

亲，我再analysis时和comp时都添加了full64，可是还是报错在liblist DEFAULT中找不到顶层模块。请问这个会是什么问题？

小蒙同学 · 发表于 2021-3-18 15:01:03

花岗小岩发表于 2021-3-14 16:26
亲，我再analysis时和comp时都添加了full64，可是还是报错在liblist DEFAULT中找不到顶层模块。请问这个会 ...

时间长了我也忘记了。。
我觉得你可以看看有没有将需要的文件都编译成库放到lib里，或者你再仔细看看vhdl仿真流程，看看少了哪一步。

lynn97 · 发表于 2022-10-6 09:54:30

花岗小岩发表于 2021-3-14 16:26
亲，我再analysis时和comp时都添加了full64，可是还是报错在liblist DEFAULT中找不到顶层模块。请问这个会 ...

请问您解决了吗，我也遇到了这个问题

celestin2011 · 发表于 2022-11-30 20:40:52

vhdlan, vlogan, vcs 都要加 -full64

celestin2011 · 发表于 2022-11-30 20:42:54

vhdlan, vlogan, vcs 都要加 -full64 参数

[求助] 请教大神们vcsmx仿真vhdl遇到的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1