几个设计问题

xieerman1 · 发表于 2019-10-30 15:00:35

您需要登录才可以下载或查看，没有账号？注册

x

1. 一些电路规模很大，如果遇到仿真时间过长，如何debug？等仿真跑完发现错误是不是效率太低？

xieerman1 · 发表于 2019-10-30 15:25:34

2. 运放的输入管的匹配如何改进，失配引起的失调有哪些种类，有哪些可以通过设计改进？

popfly51 · 发表于 2019-10-30 17:05:55

仿真过程中，可以看波形的啊。如果觉得慢，hspice用多核仿真，ic61的specture也可以多核仿真。

popfly51 · 发表于 2019-10-30 17:08:18

xieerman1 发表于 2019-10-30 15:25
2. 运放的输入管的匹配如何改进，失配引起的失调有哪些种类，有哪些可以通过设计改进？ ...

运放失配，主要是layout要做输入管的图形对称。加大输入管尺寸可以减小失配，w*l越大，失配越小。

xieerman1 · 发表于 2019-10-30 20:17:39

感谢回复^_^
3. FFT测量信号的时候，如果采样频率是信号频率的64倍，那么信号频谱最多能否反映10次谐波？

[原创] 几个设计问题