在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3376|回复: 10

[求助] 版图DRC遇到一个错误,希望有到老能够指点

[复制链接]
发表于 2019-10-29 21:42:27 | 显示全部楼层 |阅读模式
20资产
本帖最后由 S201861302 于 2019-10-29 21:46 编辑

采用smic0.18 工艺画了一个版图但出现了一个不太会解决的错误,如下图:希望能有大佬指点一下



1

1
1.PNG
Check LU_1.PNG

最佳答案

查看完整内容

错误信息是,这颗mos有连接到IO上的端,那么这颗mos就必须做环形的tap,就是ring。这个mos如果是在core内部的,基本可以不用管,因为singal PAD一般都是会通过电阻的,通过电阻之后就不算直接接在PAD上了。 不过在做core mos的时候,如果不是digital的,最好还是都围上ring。
发表于 2019-10-29 21:42:28 | 显示全部楼层
错误信息是,这颗mos有连接到IO上的端,那么这颗mos就必须做环形的tap,就是ring。这个mos如果是在core内部的,基本可以不用管,因为singal PAD一般都是会通过电阻的,通过电阻之后就不算直接接在PAD上了。
不过在做core mos的时候,如果不是digital的,最好还是都围上ring。
发表于 2019-10-29 22:32:36 来自手机 | 显示全部楼层
没有打tap?
发表于 2019-10-30 07:36:48 | 显示全部楼层
mos 是4端器件 你接了几个端?
 楼主| 发表于 2019-10-30 08:49:53 | 显示全部楼层


maomao198477 发表于 2019-10-30 07:36
mos 是4端器件 你接了几个端?


您知道衬底怎么接么? 我接了源栅漏三个端,但实验室同学也是这么接的就没有报这个错
 楼主| 发表于 2019-10-30 08:52:04 | 显示全部楼层


chinarml 发表于 2019-10-30 07:33
错误信息是,这颗mos有连接到IO上的端,那么这颗mos就必须做环形的tap,就是ring。这个mos如果是在core内部 ...


MOS加ring是这样么?如果是的话,我已经加上了啊

NMOS部分的版图

NMOS部分的版图
 楼主| 发表于 2019-10-30 09:06:27 | 显示全部楼层


tap是指什么?我不太明白
发表于 2019-10-30 09:12:23 | 显示全部楼层


S201861302 发表于 2019-10-30 09:06
tap是指什么?我不太明白


衬底接触,衬底电位,MOS是四端器件BULK应该要接电位的
 楼主| 发表于 2019-10-30 10:30:15 | 显示全部楼层
衬底接电位在版图上应该怎么画出来?,或者能从哪获得画衬底电位的方法?
发表于 2019-10-30 11:00:39 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 10:37 , Processed in 0.022785 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表