在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3934|回复: 3

[求助] 版图LVS验证的时候gate floating出错

[复制链接]
发表于 2019-9-18 22:33:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
有原理图和版图,明明我是按照原理图里面链接的,gate也已经链接了,为什么说浮空呢?请赐教,感谢

电路原理图

电路原理图

版图显示 gate floating

版图显示 gate floating
发表于 2019-9-19 00:30:43 来自手机 | 显示全部楼层
没打label? s- 要不就是label layer不对  这版图画的真恶心  最少对齐一下吧
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-9-19 13:10:34 | 显示全部楼层
谢谢回复,我发现问题了,原理图上的源极是没有连接的,我看原理图画的然后版图也没有连接
回复 支持 反对

使用道具 举报

 楼主| 发表于 2019-9-19 13:36:11 | 显示全部楼层
已经改正,已经修改错误了,谢谢,其实都是小问题,之前没犯过错的突然犯错,改了一下之前的做法,发现不可以,现在已经知道了,收获还可以,感谢
Screenshot.png
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-11 09:06 , Processed in 0.014028 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表