金属到底能不能走沟道。。

maige0106

yanpflove 发表于 2019-9-18 15:35
你好，
  有同学提到了寄生效应。我们面对寄生效应应该从定性和定量两个方面分析。
  先分两个角度，工艺和 ...

谢谢回答，我遇到过M1走栅DRC会报错。
另外问一个问题：考虑到金属走栅带来的负面影响，M1的影响最大，M2小一些，以此类推越往上影响越小，是这样的吗？

yanpflove

maige0106 发表于 2019-9-18 15:57
谢谢回答，我遇到过M1走栅DRC会报错。
另外问一个问题：考虑到金属走栅带来的负面影响，M1的影响最大，M2 ...

你好，
  是的，越顶层的金属对poly-gate的影响越小。
  不同金属层对栅的影响，这个好理解，注意一下，金属层和多晶硅栅是通过电容耦合的，平行板电容器，一个极板是金属层，另一个极板是多晶硅栅，他们之间的距离越大，电容越小，噪声就越难影响。M1到gate-poly，metal之间的距离，这些都可以在工艺文档中查到，你可以看一看。
  我住在一楼，2楼的人说话的声音，我很容易听得到，但是3楼、4楼的声音我就很难听得到嘛。

maige0106

yanpflove 发表于 2019-9-18 16:26
你好，
  是的，越顶层的金属对poly-gate的影响越小。
  不同金属层对栅的影响，这个好理解，注意一下， ...

非常感谢！

不谓侠

我的习惯的m2尽量不走，m3以上随意

keenkeen

不是关键敏感电路随便走吧。

andy2000a

模拟类 如 opa input mos .. 或 sample/hold, A/D 电容  等上面不希望跨metalline ,  其实poly 上跨m1就怕 noise.  如果很低速电路 不怕noise, 有些会跨 m1让版图可变小些 .  看 RD 希望如何跑线 . 还有跨线是哪类signal ??

Clock signal  一般不希望跨 mos poly gate .  

maige0106

andy2000a 发表于 2019-9-19 13:41
模拟类 如 opa input mos .. 或 sample/hold, A/D 电容  等上面不希望跨metalline ,  其实poly 上跨m1就怕  ...

谢谢回答

艾伦耶

我个人觉得主要还是考虑寄生电容的问题，多晶硅栅上是单纯的电压并没有电流，这时候金属和多晶硅栅引起的寄生电容就会对电压引起影响。特别是差分对这种需要匹配的结构，其实对多晶硅电压的匹配。但是寄生电容的影响要去量化却是困难的过程。所以重要的管子就不要去尝试了，毕竟尝试成本比较高

gaozhili

版图的东西是用来生产的，既然能可以最优，为啥要冒风险跨管子走线，我从来不在管子上走线的

femto1980

M3以上没什么问题 寄生电容很小 ， 尽量走器件本身的线