在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2650|回复: 6

[原创] 移位寄存器问题

[复制链接]
发表于 2019-9-12 15:34:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大神,

现在正用ISE14.7 设计2维移位寄存器。当每行resel 为高打开时,ccon 在行时间里 置高采样8次。

现在问题是,当resel为高的时间内, ccon 应该移位,但是实际上没有移位,为防止被优化掉,我将ccon所有的数据都 or 输出,但是ccon 移位还是没有变化。

请教这是啥原因?

谢谢指教。


1.png 2.png

 楼主| 发表于 2019-9-12 16:39:09 | 显示全部楼层
问题确认啦,如果将ccon 置高每个都写出来,如下所示:

                    when csels1  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels2  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels3  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels4  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels5  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels6  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels7  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';
                    when csels8  =>               
                             ccon_b       <= ccon_b(14 downto 0) & '0';

就没有问题了。


请指教如何简化上述式子,以防优化。

谢谢大神。


 楼主| 发表于 2019-9-12 16:40:34 | 显示全部楼层
4.png
 楼主| 发表于 2019-9-13 10:54:15 | 显示全部楼层
问题已经解决。
发表于 2019-9-15 08:46:59 | 显示全部楼层
能坚持用vhdl的太少了
 楼主| 发表于 2019-9-18 08:33:16 | 显示全部楼层


phoenixson 发表于 2019-9-15 08:46
能坚持用vhdl的太少了


习惯了
发表于 2020-8-16 17:36:49 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 00:03 , Processed in 0.024827 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表