求一个3位二进制转温度计码的veriloga

dxeacer · 发表于 2019-9-7 14:15:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大神速来。。。不胜感激

jzr1989 · 发表于 2019-9-7 15:03:17

本帖最后由 jzr1989 于 2019-9-7 15:09 编辑

Y0=I0||I1||I2;
Y1=I1||I2;
Y2=I0&&I1||I2;
Y3=I2;
Y4=I0||I1&&I2;
Y5=I1&&I2;
Y6=I0&&I1&&I2;

____________________________________________________________________________________

I2 I1 I0       Y6 Y5 Y4 Y3 Y2 Y1 Y0
0  0  0          0  0  0  0  0  0  0
0  0  1          0  0  0  0  0  0  1
0  1  0          0  0  0  0  0  1  1
0  1  1          0  0  0  0  1  1  1
1  0  0          0  0  0  1  1  1  1
1  0  1          0  0  1  1  1  1  1
1  1  0          0  1  1  1  1  1  1
1  1  1          1  1  1  1  1  1  1

dxeacer · 发表于 2019-9-7 15:30:07

这个主要是想要一个方法，先用三位的给个veriloga的示例，实际会用到很高位的温度计编码

远上寒杉 · 发表于 2019-9-9 10:46:18

没编译，应该差不多。

如果需要其他位数的译码器直接改 N 值就行了。

`define N 3
module va_bin2thermo(in, out);
input [`N-1:0] in; electrical [`N-1:0] in;
output [1:2**`N-1] out; electrical [1:2**`N-1] out;
parameter real VDD = 1;
integer i, d;
integer din[`N-1:0];
analog begin
generate j (0, `N-1) begin
din[j] = (V(in[j]) > VDD/2.0)?1:0;
end
d = 0;
for(i=`N-1; i>0; i=i-1) begin
d = d*2+din[i];
end
generate k (1, 2**`N-1) begin
V(out[k]) <+ (k <= d)?VDD:0;
end
end
endmodule

复制代码

dxeacer · 发表于 2019-9-10 14:45:24

远上寒杉发表于 2019-9-9 10:46
没编译，应该差不多。

如果需要其他位数的译码器直接改 N 值就行了。

谢谢大神，d=d*2上面，改成i>=0就成功了

yinshiwei0713 · 发表于 2021-8-9 20:42:45

谢谢分享

陆翎风 · 发表于 2022-5-7 14:52:45

远上寒杉发表于 2019-9-9 10:46
没编译，应该差不多。

如果需要其他位数的译码器直接改 N 值就行了。

非常感谢，可以用

zwl_ · 发表于 2022-5-25 15:10:59

远上寒杉发表于 2019-9-9 10:46
没编译，应该差不多。

如果需要其他位数的译码器直接改 N 值就行了。

*Error* eval: unbound variable - AHDLUpdateViewInfo
大佬，请问报这个错是怎么回事

zdl1986 · 发表于 2022-8-23 15:51:28

谢谢大佬分享

cmfjxga · 发表于 2023-3-21 17:55:39

远上寒杉发表于 2019-9-9 10:46
没编译，应该差不多。

如果需要其他位数的译码器直接改 N 值就行了。

感谢，帮助很大。

[求助] 求一个3位二进制转温度计码的veriloga

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1