前端设计中解决leakage power

east1203

应届毕业生，刚才AMD的面试，被问到leakage power，我讲了多阈值技术可以降低它，
追问前端设计中怎么解决这个问题？提示了我也不会，估计凉凉了。

求教各位大哥~~~~


如果可以多讲一下前端有哪些手段可以降低power，我再自己具体去搜一搜。

snq31418

多电压域，power gating，直接关掉应该就没leakage了吧

east1203

snq31418 发表于 2019-9-5 19:14
多电压域，power gating，直接关掉应该就没leakage了吧

前端设计中可以做power gating吗？

asdtick

Leakage Power 这种东西很多时候都在讲爽。。。
叫你用minimum size，或者减少电压。。。

Kiss_Rose

前端：
减小面积；
用high vt合成（反而会增大面积）；
后端：
power-gate，降低供电电压。

想到这些，欢迎补充。

east1203

asdtick 发表于 2019-9-8 16:15
Leakage Power 这种东西很多时候都在讲爽。。。
叫你用minimum size，或者减少电压。。。
...

要求用前端的手段降低漏电功耗，minimum size和降低电压 都是后端的，

east1203

Kiss_Rose 发表于 2019-9-9 09:07
前端：
减小面积；
用high vt合成（反而会增大面积）；

HVT是后端的吧，我当时讲了这个，但被要求用前端手段，

文锋若风

小白来答一下，欢迎指正：
1.前端rtl和UPF配合可以在“实现”时对功耗做一级控制.先划分每一个subsys，一般一个subsys一个power domain，每个pd之间视情况插入isolation和level-shifter，而且可能存在nested pd，，通过pmu去控制每一个pd的sleep状态，进而控制pd power状态以及更大局些的时钟状态；
2.另一种角度来说这个前端低功耗的话参考大神的帖子，链接：http://bbs.eetop.cn/thread-636337-1-2.html?_dsign=e1dedb83

爱罗king

不会是我老板面的你吧，用UPF 写multivoltage