有人在cadence下面做过verilogA和hspice的混合仿真吗？

jasmine_fei · 发表于 2013-5-22 17:40:25

回复 21# xinfubin

hspiceD也可以的，spectre也可以。
先建config view

zhaoad · 发表于 2013-6-22 17:31:04

我也遇到了同样的问题，还没搞定，不知楼主最后怎么解决的？

shucai · 发表于 2013-7-4 16:17:23

直接用spectre就可以，而且也不用生成config先；再写完verilogA code后生成symbol，然后在schematic中直接调用（类似于普通的模拟模块调用），然后就欧了

薛定谔的太极拳 · 发表于 2013-7-5 17:50:05

先生成config，然后调用改config的symbol采用spectreVerilog混仿

mooh2028 · 发表于 2016-7-22 14:44:31

how did you do that before

mooh2028 · 发表于 2016-7-22 14:48:05

don't forget that man

站长推荐 /1