关于RC CLAMP 的疑问

viag

hi，最近在做芯片的ESD 防护，对于RC CLAMP 有些疑问，想请教下大家如下图所示，工艺为0.18um MCU工艺，5V器件，工作于5V电压。位于电源地之间的CLAMP，采取RC CLAMP形式。




有几个问题一直没搞明白
1.根据以前的芯片，1mm^2左右面积，只有1个CLAMP，IO PS/NS/PD/ND mode HBM 能过4000V-6000V,IO为PMOS/NMOS 管ESD防护形式，不是二极管。
2. 根据paper，此种CLAMP在PS ESD mode时，为沟道导通放电，而非GGNMOS的snapback 放电。如果是沟道导通放电，我通过仿真其放电能力，如下图
对V 从0-10V扫描，其电流能力在V=5V时，为417mA，即使到10V时，才1.46A。完全无法达到4000V~2.66A的放电能力。而实际测试确实可以过4000V。
请问：
1）此RC CLAMP确实是沟道导通放电吗？还是沟道导通与snapback 2种机理都有？我对电源打了TLP，发现其电流曲线带有snapback效应。
2）如果只让它沟道导通放电，是不是必须通过仿真将其面积加大，直到电流能通过4000V~2.66A，比如V小于5V下通过2.66A电流。
3）如果取图中面积，相当于面积较小，实则是沟道导通及snapback同时起作用？初始沟道导通，当V超过VT1，则snapback起作用。
4）这种CLAMP版图需要drain端SAB么？
5）RCCLAMP相对于GGNMOS的CLAMP，有什么好处？
谢谢

andyjackcao

1）此RC CLAMP确实是沟道导通放电吗？还是沟道导通与snapback 2种机理都有？我对电源打了TLP，发现其电流曲线带有snapback效应。
    两种效应都有

2）如果只让它沟道导通放电，是不是必须通过仿真将其面积加大，直到电流能通过4000V~2.66A，比如V小于5V下通过2.66A电流。
     是的

3）如果取图中面积，相当于面积较小，实则是沟道导通及snapback同时起作用？初始沟道导通，当V超过VT1，则snapback起作用。
    是的

4）这种CLAMP版图需要drain端SAB么？
     结合具体工艺与ESD放电机制，通常需要更优


5）RCCLAMP相对于GGNMOS的CLAMP，有什么好处？
    VT1小

viag

andyjackcao 发表于 2019-8-5 21:09
1）此RC CLAMP确实是沟道导通放电吗？还是沟道导通与snapback 2种机理都有？我对电源打了TLP，发现其电流曲 ...

非常感谢如果RC CLAMP 沟道导通效应与 snapbback2种 效应都有的话，现在也很纠结计算抗ESD能力时按照VT1(沟道导通）还是VHOLD(snapback）来计算。VT1要小于VHOLD，所以按照沟道导通，抗ESD能力要强。

genehuang

虽然RC-CLAMP的优势之一是可以直接仿真，但是ESD过电流只是瞬态，HBM也就几十个ns，你仿真时看的是DC状态下的电流密度，不一定符合实际的过电流能力。
沟道打开和snapback可能同时发生，但并非一定同时发生，所以还是要根据沟道本身的过电流能力来设计尺寸。

thyo

sixye

viag 发表于 2019-8-10 18:56
非常感谢如果RC CLAMP 沟道导通效应与 snapbback2种 效应都有的话，现在也很纠结计算抗ESD能力时按照VT1( ...

vt1和vhold分别是啥

laughing125

沟道导通型PC不太需要SAB层，不然会加大导通电阻。

aimu_wl

收藏

wangshuai018

laughing125 发表于 2020-9-8 15:58
沟道导通型PC不太需要SAB层，不然会加大导通电阻。

但是加了可以优化EOS的能力

巍峨山

学习了