Debug of RISC-V

创芯讲堂运营

                                                                      >>进入课堂立刻学习
适用人群

处理器硬件设计工程师，系统调试及软件开发工程师

课程概述本课程依据RISC-V的debug 规范文档，围绕常用的处理器调试方式的硬件设计展开。重点讲述RISC-V调试的系统结构及硬件组成，处理器调试功能中的常用的断点设置，单步执行的实现，以及调试软件控制和访问处理器以及系统硬件资源的实现方式。并介绍了RISC-V调试规范中关于security方面的考虑。

longnv521

很经典的课程

创芯讲堂运营

longnv521 发表于 2019-8-4 15:45
很经典的课程

感谢！我们会持续更新

chevroletss

哈哈，这两天正在写Debug Module，正好有些疑问，希望这个课程能帮到我

创芯讲堂运营

chevroletss 发表于 2019-8-7 17:03
哈哈，这两天正在写Debug Module，正好有些疑问，希望这个课程能帮到我
...

您有任何问题也可以随时在论坛里提问，我会让老师来进行回复。后面课程还会有新的，您可以随时关注~

创芯讲堂运营

整理一些关于RISC-V方面的贴子

[资料] 计算机组织与设计RISC-V

[原创] 【原创翻译】RISC-V体系结构手册系列【更新到2.1版】

[资料] Design of the RISC-V Instruction Set Architecture

[资料] RISC-V 指令集手册_英文版

[原创] 【原创翻译】RIDECORE设计文档（RISC-V指令集 2路超标量 乱序执行 开源）

longnv521

经典的教程，感谢分享

diploma

讲得真不怎么样，照本宣科而已。白花了68元

LB_Adams

请问是根据那个risc-v的debug 规范文档讲的呀，文档可以发一下吗，对着文档看视频会好一点