nmos单管仿真为啥Gmax随着N的增加而减少呢？以及N的选择。

小女子为啥学IC · 发表于 2019-7-5 16:28:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

工艺库（TSMC 65nm）仿真频率22Ghz，nmos共源晶体管
问题一：阅读PDK的文档，得知fT是随着叉指数量N的增加而增加的(如图1，在N=8左右再增加就几乎不变了)。
但是我扫描nmos单管仿真为啥Gmax随着N的增加而减少呢（如图2）？说明是别的因素限制了Gmax，那么限制因素到底是什么呢？求大神解答。

问题二：
从图3中可以看出，当N等于1的Gmax和NFmin都要优于N等于32Gmax和NFmin，那么在满足够Id的情况下，选择尽量小的N不就好了？还是说选择N还要考虑别的因素？

图1.PDK

图2

图3

小女子为啥学IC · 发表于 2019-7-6 11:13:11

本帖最后由小女子为啥学IC 于 2019-7-6 11:38 编辑

是Cgd的影响？

遍体林香 · 发表于 2019-7-8 16:37:13

gm随着Ids增大而减小

ZJU_emi · 发表于 2021-9-7 20:29:50

俺能斗胆的问一句么？那个nr指的是什么呢？还有就是wr、lr指的什么？

ictrh · 发表于 2022-4-28 14:12:27

同求

JacksonK · 发表于 2022-5-16 15:33:38

因为Gmax不是随频率单调的，所以你在单频点下仿出来的Gmax随偏置的变化趋势，其实不能代表管子的fT,这两者是不一样的东西了。你如果想知道管子的fmax，应该去仿Gmax随频率的变化曲线，找Gmax=0db的点。

yingjz · 发表于 2023-8-26 10:59:34

ZJU_emi 发表于 2021-9-7 20:29
俺能斗胆的问一句么？那个nr指的是什么呢？还有就是wr、lr指的什么？

number of finger width per finger length of finger

z3phyr · 发表于 2023-8-27 20:05:02

第一个图是哪个文档啊？

z3phyr · 发表于 2023-8-27 20:06:15

看你的管子模型是哪个，如果模型考虑了layout parasitics，那么N更大的时候，gate resistance会更大，导致ft/fmax降低，NFmin升高

[求助] nmos单管仿真为啥Gmax随着N的增加而减少呢？以及N的选择。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1