FPGA原型验证是怎么进行debug的呢

lalala.

FPGA验证主要是进行系统级的验证吗，它是通过什么样的方式来判断 设计是否正确的呢。
跟动态仿真相比 有哪些优势。
有没有做过这两种验证的大佬分析一下

saipolo

FPGA对系统级原型验证确认正确性方式，以举例方式来说：验pcie卡，对端直接对接pcie背板，启动程序把sram中数据用dma方式通过pcie搬运到背板系统那边，由上层软件根据应用判断或者直接用golden数据比对；
个人经历来说，FPGA原型的难度小于EDA软件仿真验证，原型过不了就找我们验证，其实都不是我们的问题，是他们配置错误，或者板子问题。
原型的优点就是速度快啊，仿真要一两周的场景他们一秒不到就出结果，缺点就是一旦不过就傻眼，调试很困难。
可能做FPGA产品的开发人员技术要高超，做FPGA原型真没啥技术含量，自己写代码很少，要测卡直接对接读卡器，要测usb slave直接插到usb主机上，软件也不自己写，仿真模型也不自己写，出了问题不是找软件就是找验证。唯一做的就是简单脚本综合一下，连时序约束都不好好做。
从事FPGA的一定要亲自多写代码，不要做原型，你做FPGA产品开发，会考虑时序，面积，速度等很多体现水平的东西，但做原型的话嘛，出了问题不会找你，原型测数据流不会测边界，也不做产品，最厚产品形态是芯片，要问责也是设计，验证和后端。因为没压力，也没动力提升。

gaurson

2楼正解。

sutaotao2001

FPGA 优点在于方便快速调试验证， 结果可以预测。

sutaotao2001

预测靠仿真， 所以设计有点模样， 就有90%正确的结果。 剩下5%-10%就只能靠， 下载结果到板子上调试。 其实和调软件差不多一个个模块的结果和仿真， 及你的设计去比较。 硬件的结果要靠仪器来看和分析。