设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › PT，ICC如何判断一条path是clock path还是data path？ ...
返回列表 发新帖
查看: 4698|回复: 7

[求助] PT，ICC如何判断一条path是clock path还是data path？

[复制链接]
mingtutu
发表于 2019-6-19 16:43:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
最近修transition的时候发现，一些path在ICC中是data path，但在PT中被认成了clock path，导致在PT里面会出现transition violations,
请教下PT，ICC分别是如何判断一条path是clock path，还是data path？
如下图，PT把data path认作了clock path。导致PT中这部分transition constrain变严格了。
clock_path.png
回复

举报

拉普达
发表于 2019-6-20 09:08:13 | 显示全部楼层
如果时钟信号经过的是组合逻辑的话，时钟属性石会保留的，按照这个规则，图中的data path确实是clock path，可以考虑去掉该路径上net的时钟属性
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mingtutu
 楼主| 发表于 2019-6-20 10:28:53 | 显示全部楼层
在PT中去除这段的clock属性吗？怎么去？
回复 支持 反对

举报

mingtutu
 楼主| 发表于 2019-6-20 16:42:52 | 显示全部楼层
时钟信号经过组合逻辑，该段组合逻辑是要施加clock path的约束还是data path的约束？
回复 支持 反对

举报

bsbs525
发表于 2019-6-20 17:16:43 | 显示全部楼层
set_clock_sense -stop_propagation
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bsbs525
发表于 2019-6-20 17:17:25 | 显示全部楼层
关键是要判断这个上路过组合逻辑的，后面逻辑是不是当时钟用，如果当时钟用，就不能去
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

mingtutu
 楼主| 发表于 2019-6-21 09:40:33 | 显示全部楼层
后面的逻辑是作为DFT用的
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

mess12345
发表于 2022-9-28 10:30:45 | 显示全部楼层
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:35 , Processed in 0.022367 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表