请教关于Gain-boosting增益提高运放带宽变化的问题

kayd · 发表于 2019-5-28 01:01:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 kayd 于 2019-6-20 20:59 编辑

请教各位前辈几个问题:1.是否遇到过加了辅助运放之后运放的开环GBW_open和闭环带宽β*GBW以及环路单位增益带宽UGB_cl都比加辅助运放之前的有明显增大的情况？实际电路中，在加辅助运放之前主运放各带宽的关系为：
主极点p1 << UGBm_cl≈β*GBWm < 主次极点p2 < UGBm_open < GBWm_open
并且在加辅助运放之前，主运放闭环PM > 70deg。根据Klass Bult paper描述的，Lz已将辅助运放的环路UGB置于主运放的闭环带宽β*GBWm和主运放p2之间，但发现加了辅助运放之后，整体运放UGB_cl',β*GBW'和GBW_open'都明显增加了，UGB_open'相对减小了，理论上GBW不应该发生变化或者发生小的变化，不明白是什么导致这个现象。Lz采用的是带增益提高的两级运放，第二级是为了提高输出swing，有弥勒电容Cc和补偿电阻Rc，并采用CT-CMFB。

2.第二个问题是Bult的paper中明确说明辅助运放UGB_add(或GBW_add，针对单极点情况)应置于主运放闭环带宽β*GBW和主次极点p2之间，那么这个UGB_add在实际情况中应该是应该考虑带有相应负载的开环单位增益带宽UGBa_open还是接入主运放之后得到的辅助运放环路单位增益带宽UGBa_cl ？
3.实际电路设计中，是否都是参照Bult的guide设计，使引入辅助运放产生的零极点对介于主运放闭环带宽β*GBWm和主次极点p2之间？如果希望settling error在0.01%以内，经验上UGB_add是远离β*GBWm相对好还是靠近β*GBWm比较好？以及辅助运放的PM多大会比较好？

Lz目前设计的为14bit ADC，所以要求第一级settling error在0.01%以内，目前主要参考的是Bult的paper以及Ahmadi的"A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications"，但发现参照paper规则设计出来的运放在MDAC仿真中settling并非是最佳的。

希望各位前辈不吝赐教，谢谢

之前的表述中存在一些问题，因此这边重新做了修改，并且针对以上问题谈一谈自己的理解
针对问题1，目前lz认为是辅助运放引入的pz零极点对中零点z < 极点p导致的，考虑非单极点运放(GBW>UGB情况)时，单位增益带宽增加可以这么理解，但理论上GBW不应该受pz零极点对的影响，因此GBW的增加仍然不太理解。
针对问题2，lz目前认为是UGB_add是开环单位增益带宽UGBa_open(或GBWa)。
针对问题3，lz认为实际设计应该参照Bult的设计guide，辅助运放的PM>75deg会比较合适。