ISE综合时UCF文件报错

scofieldswq · 发表于 2019-5-21 10:25:44

module定义这些管脚的地方能否截图发来看看？如果有很多的话，看看没有错的和有错的管脚在名字、位宽、属性等地方有没有共性的差异？

fuxiaolicaicai · 发表于 2019-5-21 10:54:13

scofieldswq 发表于 2019-5-21 10:25
module定义这些管脚的地方能否截图发来看看？如果有很多的话，看看没有错的和有错的管脚在名字、位宽、属性 ...

这就是所有定义的地方，另外我在警告中发现，他说这些变量没有驱动实例，把他们给删除了，不知道为什么，这几个变量我都是有用到的。

fuxiaolicaicai · 发表于 2019-5-21 15:33:35

我已经自己解决，右键synthesis，在综合选项里将keep hierarchy选择YES ，或者选择soft（在综合时保持层次，在实现时有利用ISE软件自动进行优化），这样有利于你从模块中找到你想抓取的信号和信号名不被更改。综合通过，希望对遇到这种错误的人有帮助

qiu090909 · 发表于 2019-5-23 17:38:30

我之前也遇到过这种。。。后来把.UCF里对应这个ERROR的约束给删了就没问题了，之前检查rtl是否确实没有这个信号

fuxiaolicaicai · 发表于 2019-5-23 18:23:27

qiu090909 发表于 2019-5-23 17:38
我之前也遇到过这种。。。后来把.UCF里对应这个ERROR的约束给删了就没问题了，之前检查rtl是否确实没有这个 ...

但是删了这个信号就不能绑定到管脚了，这个信号是要用的

qiu090909 · 发表于 2019-5-27 09:34:25

学习了，原来是没有打开keep hierarchy

之前项目时间紧，无奈之下只能把这些不是特别重要的约束给去掉了

qiu090909 · 发表于 2019-7-2 17:44:29

在需要用到的信号后加/*keep synthesis*/；也可以

SuperJourney · 发表于 2019-7-2 19:23:46

一般用ise都打开keep hierarchy，不然容易出问题

[求助] ISE综合时UCF文件报错