在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 源漏相栅

[求助] 版图LSW层次说明

[复制链接]
发表于 2019-6-10 10:32:16 | 显示全部楼层
没有design rule吗
发表于 2019-6-12 09:39:39 | 显示全部楼层
建议看design rule 里面有介绍每一层的定义 不过要熟悉一些半导体工艺方面的知识
发表于 2019-6-12 10:15:51 | 显示全部楼层
不是有个masktooling文件吗?上面都有写的
发表于 2022-9-6 18:13:21 | 显示全部楼层


LXS13225665126 发表于 2019-6-6 15:56
这是高压管用的层次,具体用法design rule 里有介绍每个图层是做什么的,你仔细找一下
...


前辈能给一份这个design rule吗

发表于 2022-9-6 18:16:11 | 显示全部楼层
前辈有这个design rule能发一份吗
发表于 2023-11-1 14:31:38 | 显示全部楼层


曾金胜 发表于 2022-9-6 18:16
前辈有这个design rule能发一份吗


既然安装PDK了,去PDK目录下可以找到的工艺文档,一般在一个document文件夹中
发表于 2023-11-1 14:35:28 | 显示全部楼层
发表于 2023-11-2 07:05:46 | 显示全部楼层
techfile
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 20:57 , Processed in 0.018751 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表