请问多阈值的版图怎么画？就是一个电路图中包含常规阈值、高阈值和低阈值的管子

清卿子衿 · 发表于 2019-5-8 10:45:17

您需要登录才可以下载或查看，没有账号？注册

x

多阈值电路的版图面积会增加吗？

yanpflove · 发表于 2019-5-8 12:22:13

您好，
这要看具体工艺，是通过什么方式什么层次实现多个阈值的，不同的实现层次对版图面积的影响是不一样的。
比如：
通过阈值注入的话，针对有源区，对面积影响不大；
通过不同的阱来调节，阱的间距会大一些，对面积的影响可能会更大一些；
……

andy2000a · 发表于 2019-5-8 13:52:49

如果高低压那类, 是不同 oxide 方式..照 rule.

如果说都低压 , 包含常规阈值、高阈值和低阈值的管子 , 那不太可能 ,
不同 Vth. 一般都选一种 .

除非 FAB 能. 会用 mask分开做,

但有些特殊 shuttlebus MPW , 会一片WAFER 上 , 做 CMOS 到 BCD连 UHV 都可. 但, 会分开曝, 分开不同 wafer做 .

清卿子衿 · 发表于 2019-5-8 15:11:58

yanpflove 发表于 2019-5-8 12:22
您好，
这要看具体工艺，是通过什么方式什么层次实现多个阈值的，不同的实现层次对版图面积的影响是不一样 ...

您好，谢谢你的回答！我现在设计的是一个低压SRAM，工作在亚阈值或近阈值附近，工艺是40nm或者65nm,涉及到版图的绘制，这种情况需要怎么画呢？

清卿子衿 · 发表于 2019-5-8 15:15:46

andy2000a 发表于 2019-5-8 13:52
如果高低压那类, 是不同 oxide 方式..照 rule. 如果说都低压 , 包含常规阈值、高阈值和低阈值的管子 , 那 ...

您好，谢谢你的回答！我现在设计的是一个低压SRAM，工作在亚阈值或近阈值附近，工艺是40nm或者65nm,涉及到版图的绘制，之前阅读过的相关设计的论文，也有多阈值的设计，里面的版图看起来与普通的版图没有区别，但是我不知道是否真的按照常规的版图规则来画呢，还是要怎么画？

hszgl · 发表于 2019-5-8 15:54:52

清卿子衿发表于 2019-5-8 15:15
您好，谢谢你的回答！我现在设计的是一个低压SRAM，工作在亚阈值或近阈值附近，工艺是40nm或者65nm,涉及 ...

工作在亚阈值附近是电路设计的内容，和你版图怎么画没关系。

yanpflove · 发表于 2019-5-8 19:42:11

本帖最后由 yanpflove 于 2019-5-8 19:44 编辑

清卿子衿发表于 2019-5-8 15:11
您好，谢谢你的回答！我现在设计的是一个低压SRAM，工作在亚阈值或近阈值附近，工艺是40nm或者65nm,涉及 ...

您好，
请阅读工艺的设计手册，了解工艺规则，了解器件和电学特性，进行工艺特性评估和成本评估……
重点搞清楚不同阈值的器件之间的差别。

清卿子衿 · 发表于 2019-5-9 09:31:52

yanpflove 发表于 2019-5-8 19:42
您好，
请阅读工艺的设计手册，了解工艺规则，了解器件和电学特性，进行工艺特性评估和成本评估……
重点 ...

好的，谢谢您的回答！

andy2000a · 发表于 2019-5-9 12:49:32

SRAM 用来 pull_up 管跟一般MOS好像不同 .

chengji1999 · 发表于 2019-5-10 09:08:02

学习了

[求助] 请问多阈值的版图怎么画？就是一个电路图中包含常规阈值、高阈值和低阈值的管子