驱动下管的隔离环电位接最高点位，接地，接自身的drain三者有什么优缺点

hxy328126243 · 发表于 2019-5-5 18:48:22

您需要登录才可以下载或查看，没有账号？注册

x

驱动下管的隔离环电位接最高点位，接地，接自身的drain三者有什么优缺点？有大神的详细的资料介绍么?????????

啊则 · 发表于 2019-5-5 20:42:14

N管接VDD就漏电了兄弟做高压接LOCAL 一般接地就可

hxy328126243 · 发表于 2019-5-6 07:57:19

啊则发表于 2019-5-5 20:42
N管接VDD就漏电了兄弟做高压接LOCAL 一般接地就可

驱动下关用的LDMOS，隔离环NBL接VDD为什么会漏电呢？求解惑！

acging · 发表于 2019-5-6 08:47:49

一般会包几层pnpn, P环接gnd，N环接vdd

hxy328126243 · 发表于 2019-5-6 09:11:13

acging 发表于 2019-5-6 08:47
一般会包几层pnpn, P环接gnd，N环接vdd

嗯嗯常规是这么接的，看过TI,美信的芯片，驱动下关LDNMOS的隔离环NBL是接GND的，就是不知道这样与接VCC有什么好处!!!

122013137 · 发表于 2019-5-6 11:01:52

..四层三结的概念

guan_messi · 发表于 2021-6-22 18:04:38

楼主驱动芯片下管LDMOS隔离环接VDD有遇到问题吗？

[原创] 驱动下管的隔离环电位接最高点位，接地，接自身的drain三者有什么优缺点