在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1827|回复: 2

[求助] ICC如何减小clock skew?

[复制链接]
发表于 2019-4-23 14:41:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如下图:做完CTS后clock skew很大,最大1.17ns,请教下该如何分析减小clock skew?
其中VOPLL 700M,CLK_SYS 250M,CLK_SYSH 500M,
run CTS时设的target如下:Skew 0.1,trans 0.15,cap 0.1,fanout 32.
clock tree.jpg



发表于 2019-4-26 11:14:28 | 显示全部楼层
具体要分析下这个时钟的情况,查看下其最长时钟路径是否正常
发表于 2019-4-26 18:49:43 | 显示全部楼层
你要报下这个最大skew的最长最短路径,顺便再看看位置,理论上这个sink不多应该不会这么大!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:44 , Processed in 0.017286 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表