在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1387|回复: 5

[讨论] 我这个sar还有必要做异步吗?

[复制链接]
发表于 2019-4-22 14:34:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
中的第二个cyc,是由电阻电容产生的pulse,cover住dac和预防大的建立;第三个cyc就是异步自己触发。
最大电阻+最大电容时,cyc2是cyc3的好几倍。这样的话还不如用同步了

大家觉得是这样的吗?或者是cyc2要比cyc3小很多才对?
已经做完了,不想改。。。但是我觉得应该改

异步.PNG
发表于 2019-4-22 17:22:23 | 显示全部楼层
没看懂,cyc2和cyc3?
异步的两个好处,第一个提高速度,第二个不需要额外高频时钟,第一个是是否异步的关键因素。
发表于 2019-4-22 17:39:13 | 显示全部楼层
速度不高用什么异步啊
 楼主| 发表于 2019-4-22 18:00:13 | 显示全部楼层


nanke 发表于 2019-4-22 17:22
没看懂,cyc2和cyc3?
异步的两个好处,第一个提高速度,第二个不需要额外高频时钟,第一个是是否异步的关 ...


cyc3就是比较器latch的时间,可以自动调整,这里可以节省时间。
但是我的cyc2是用电阻电容做的脉冲,随coner变化,浪费了时间。
综合起来,cyc3省的时间都被cyc2浪费了
 楼主| 发表于 2019-4-22 18:04:15 | 显示全部楼层


nanke 发表于 2019-4-22 17:22
没看懂,cyc2和cyc3?
异步的两个好处,第一个提高速度,第二个不需要额外高频时钟,第一个是是否异步的关 ...


为啥省个pll不是更关键?
发表于 2019-4-22 18:35:51 | 显示全部楼层


cp214 发表于 2019-4-22 18:04
为啥省个pll不是更关键?


没考虑pll的问题...  soc的PLL完全能够满足中低速SAR ADC需求,adc本来就需要一个时钟,同步和异步的差别所需时钟差十几倍?
如果确实需要额外做一个PLL,确实可以考虑异步,异步的电路技术已经很成熟了也不存在难度问题。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:36 , Processed in 0.018931 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表