cadence ADC动态指标仿真中spectrum的设置问题

15955174017 · 发表于 2021-9-4 12:26:18

请问一下那个start/end freq中end freq设置有什么要求吗，默认应该是一半采样频率，但是这样我的有效位数就是负的，而缩小到我输入信号频率的三倍多有效位数21bit就够了，四倍多有效位数13bit就不够，有效位数会差7位，那这样end freq在取值的时候应该怎么取呢

单眼皮的乖女孩 · 发表于 2021-9-15 12:03:19

15955174017 发表于 2021-9-4 12:26
请问一下那个start/end freq中end freq设置有什么要求吗，默认应该是一半采样频率，但是这样我的有效位数就 ...

那里不是手填的，点前面S自动出

永远的牛虻 · 发表于 2021-9-23 09:45:55

signal bins 是啥意思？谢谢

shauyay · 发表于 2022-4-14 09:33:21

我的研究了半天，还是没搞明白，你现在理解清楚没？

HzhIC · 发表于 2023-4-7 21:11:18

最终守护你发表于 2021-8-17 21:44
您好，我想问一下为啥要丢到前两个周期呢？这个有什么讲究吗？我试着丢掉不同的周期，仿出来的结果还是有 ...

前辈，我也是仿自举开关，请问我这个输入信号频率为什么不是0dB?而且我改采样点数等效位数也会跟着变

学不会sdm的菜鸡 · 发表于 2023-6-12 23:51:15

单眼皮的乖女孩发表于 2021-8-17 20:47
10M，一个周期100ns，丢掉前两个周期的转换结果是200n，输出第21n稳定，所以起始时间221n
一共取1024个点 ...

请问这里说的输出第21n稳定，指的是比较器的比较时间吗？

JIRARA大尉 · 发表于 2023-6-15 14:03:55

学不会sdm的菜鸡发表于 2023-6-12 23:51
请问这里说的输出第21n稳定，指的是比较器的比较时间吗？

是你分析的生成阶梯波输出的DAC的稳定的点，别选到跳变的时间点就行了。

学不会sdm的菜鸡 · 发表于 2023-6-15 15:18:07

JIRARA大尉发表于 2023-6-15 14:03
是你分析的生成阶梯波输出的DAC的稳定的点，别选到跳变的时间点就行了。
...

明白啦，感谢！！

Error · 发表于 2023-8-7 14:32:16

不错学习中

hesheng0903 · 发表于 2023-10-20 09:09:09

单眼皮的乖女孩发表于 2019-4-8 12:02
有人跟我说peak sat. Level不用设置，我试了不同的数值发现这个只会影响ENOB变换，但不会影响SNDR，SNDR ...

您好，想问一下这个问题解决了吗？我也遇到了这个问题不知道peak level该不该设置

[求助] cadence ADC动态指标仿真中spectrum的设置问题