IDELAYE2的VAR_LOAD模式

谁枫而飘

[img]file:///C:\Users\Administrator\AppData\Roaming\Tencent\Users\798328371\QQ\WinTemp\RichOle\TX4Y(])Y[QY([%%B)[2@@C5.png[/img]我用了K7的IDELAYE2但是无论我怎么调taps采集到的数据都没有变化，我用的是VAR_LOAD模式。CNTVALUEOUT和配置的一样没有问题。
IDELAYE2 #(
    .IDELAY_TYPE        ("VAR_LOAD"               ), //string:delay type:FIXED,VAR_LOAD,VARIABLE,VAR_LOAD_PIPE
    .DELAY_SRC          ("IDATAIN"                ), //string:chain input select signal
    .IDELAY_VALUE       (5'd0                      ), //FIXED mode delay value,ignored when other delay type
    .HIGH_PERFORMANCE_MODE ("TRUE"                 ), //power consumption
    .SIGNAL_PATTERN     ("DATA"                   ), //input patternATA OR CLOCK
    .REFCLK_FREQUENCY   ( 200.0                   ),  //reference clock frequency
    .CINVCTRL_SEL       ("FALSE"                  ), //enable pipeline
    .PIPE_SEL           ("FALSE"                  )  //select pipeline mode
) IDELAYE2_inst (
    .C                  (clk_200m                 ),       // 1-bit input: clock input
    .REGRST             (rst                      ),       // 1-bit input: reset for register pipeline
    .LD                 (load                     ),       // 1-bit input: load delay vaule
    .CE                 (1'b0                     ),       // 1-bit input: enable incement/decrement function
    .INC                (1'b0                     ),       // 1-bit input: incement/decrement number of taps value
    .CINVCTRL           (1'b0                     ),       // 1-bit input: invert clock polarity
    .CNTVALUEIN         (dly_value                ),       // 5-bit input: load delay value
    .IDATAIN            (lvds_data                ),       // 1-bit input: from IBUF
    .DATAIN             (1'b0                     ),       // 1-bit input: from fpga logic
    .LDPIPEEN           (1'b0                     ),       // 1-bit input: enable pipeline
    .DATAOUT            (lvds_data_dly            ),       // 1-bit output: delayed data output
    .CNTVALUEOUT        (cntvalueout              )        // 5-bit output: monitor load delay value
);

bffgot

仿真有变化吗