在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1653|回复: 2

[求助] smic18的DRC问题,Vn1报错

[复制链接]
发表于 2019-3-16 21:06:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

报错

报错


rule里的内容

rule里的内容



这个错误有人遇到过吗,定位在了via上面


但是这个过孔是P管(smic18,p33)自动生成的,我在rule里面查到下面这句,但是不知道该怎么改版图。
发表于 2019-3-18 11:07:24 | 显示全部楼层
lib生成的pcell不是基本只有CT吗?
发表于 2019-3-18 11:14:43 | 显示全部楼层
您好,
请检查一下,是否是因为相邻PMOS合并源漏时,没有对准或者器件方向不一致,导致出现两个Via交叠,形状不再是一个正方形。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 18:38 , Processed in 0.019404 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表