在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3423|回复: 13

[资料] Direct Transistor-Level Layout for Digital Blocks

[复制链接]
发表于 2019-3-13 14:15:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Direct Transistor-Level Layout for Digital Blocks.pdf (7.23 MB, 下载次数: 87 )
发表于 2019-3-13 21:28:57 | 显示全部楼层
感謝分享
发表于 2019-3-14 21:15:34 | 显示全部楼层
thhanks
发表于 2019-3-14 23:50:02 | 显示全部楼层
thankyou
发表于 2019-3-17 19:49:05 | 显示全部楼层
cool ox
发表于 2019-3-18 16:28:34 | 显示全部楼层
学习学习
发表于 2019-3-19 13:32:22 | 显示全部楼层
谢谢分享谢谢分享谢谢
发表于 2019-6-20 14:58:45 | 显示全部楼层
谢谢分享!
发表于 2019-7-10 03:25:25 | 显示全部楼层
Looking at it now. Thanks for sharing
发表于 2019-7-12 08:35:31 | 显示全部楼层
感謝分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:43 , Processed in 0.022696 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表