数字后端综合后仿真

亭ting

对一个简单乘法器进行综合，综合完成后的功能验证过程中出现问题。如下：

   

        

            
1. ncelab: *E,CUVMUR (/workspace/home/chenyt/My_own_umc_lib/Verilog_file/UMC_my1_pluse.v,18|25): instance 'testbench.multiplier1.\out_reg[15] .DFQM1RA_inst' of design unit 'DFQM1RA$func' is unresolved in 'work.DFQM1RA:module'.
   
2.         DFQM2RA$func DFQM2RA_inst(.CK(CK$delay),.D(D$delay),.Q(Q),.notifier(notifier));
   
3. 
           

   

    复制代码

请问有人知道这是什么原因吗？