在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1663|回复: 0

[讨论] 连续时间 SD ADC设计讨论

[复制链接]
发表于 2019-3-9 08:39:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问各位大侠,你们在设计CT SDADC的时候,是如何评估运放的GBW的呢?
1.如果在matlab设计阶段可以评估,改如何操作呢?我尝试过在simulink中积分器后面加入单极点的S函数,但是这种方法总是感觉不太对。
2.如果在virtuoso中利用理想器件搭建SD ADC模型,大家也是利用理想运放模型设置不同的GBW,通过仿真评估运放的GBW应该设计到多少么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-30 22:41 , Processed in 0.019249 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表