关于理想SAR ADC建模SFDR的问题

召唤出元素来

你的matlab代码不熟，和SAR ADC的结构无关。mismatch是全局，噪声是局部

745560674

回复 21# 召唤出元素来


   是的，我不过mismatch的这个已经更改过了。我再重新编辑一下图。现在的问题不在于那个，而是输入频率和采样频率对SFDR的影响

Albert潮

ZLL？

745560674

回复 23# Albert潮


   yes，今天与ZZ师兄讨论了下，有点眉目了

countersr

回复 24# 745560674


    有眉目了，分享一下呀

745560674

回复 25# countersr


大概是因为matlab模型太理想，如果是整数个周期，SAR转换以后每次的量化误差都会呈现一定的规律，

这个时候如果采点比较少或者没有经过足够多个周期来平均这个效应的话，量化误差就会呈现像杂散一样，从而影响sfdr。
解决方法是信号频率 f 不取整数，取个pi之类的，然后点数保证足够多。
当然如果有人有更合理的解释，欢迎交流

quantus

回复 26# 745560674

跟fft点数还有输入频率关系不大，12－bit的sar adc fft 1024点就够了， fin去 （质数／0.5*(fft/2)）*fsample就可以，不按这个频率也可以，输出数据加窗就是了，我下面这个图就是12bit sar adc模型跑1024点fft出来的图。另外看性能一般看sndr，sfdr比sndr好十几dB都是正常的。

745560674

回复 27# quantus


   你的意思是相干采样吗，fin=质数/N*fsample，然后不加窗。按我之前随意取f / fs 为互质数然后加窗测SFDR碰到的那些问题，你认为问题根源所在是什么呢

quantus

回复 28# 745560674

相干采样不用加窗，做sigma delta满足相干采样的条件是要加窗的

说个做模型的大致思路：
1. 设置建模条件， 比如bit数，采样频率， fft点数，参考电压， DAC结构（BWC， BWA）， vcm
2. 根据bit数，参考电压和DAC结构生成电容阵列Ci，这个可以用一个一维矢量存起来。根据采样频率和fft点数生成一个长度为fft点数的相干正弦信号
3. 用for循环实现二进制搜索算法，对生成的模拟输入量依次进行转换：假设sar逻辑的输出为Di， 假设vcm等于0， 则DAC的输出为-Vin+Ci*Di/（sum*（Ci）+C_dummy）*Vref, 判断DAC输出比0大还是小，如果DAC的输出大于0，则Di偏大，应该将Di的当前bit置0。转换的结果存到一个结果矩阵里比如（1024 x 12）
4. 所有转换完成之后，将（1024 x 12）转成（1024 x 1）的模拟量，可以用bi2de函数
5. 用fft函数算psd，然后算sndr和enob，sfdr有兴趣可以看看
6. 如果算法效率要高，整个模型里只能有两个for循环


虽然建模已经是一个做烂掉的题目，但真正要做好SAR ADC建模还是非常重要的，关于建模有很多论文可以看，比如
1. Behavioral model of split capacitor arraz DAC for use in SAR ADC design, PRIME 2012, Dmitry Osipov
2. Modelling of Capacitor mismatch and non-linearity effects in charge redistribution sar adcs, MIXDES 2010, Stefan Haenzsche


以上个人建议，欢迎讨论

清醒的神话

感谢分享，上面推荐的两篇文章也下载看下