在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2132|回复: 2

[求助] 新手LATCH UP问题

[复制链接]
发表于 2019-2-27 10:00:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
layout新手有没有通俗易懂的讲解latch up具体体现在版图是怎样的?
都知道latch up是VDD到GND的低阻大电流通路,结构图也清楚,但是在版图上要求nmos与pmos隔得比较远,就是为了防止latch up,这样做是为什么呢?减小衬底的电阻吗?求各位大神讲解一下
发表于 2019-3-1 21:03:36 | 显示全部楼层
知道一个减弱latch up的方法。就是增加guard ring,也就是衬底接触。用于减小NWELL衬底到VDD、P-sub到GND的两个寄生电阻,避免寄生bjt的发射结正偏
发表于 2019-3-15 22:05:23 | 显示全部楼层
基础知识 这个要看看书
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 18:52 , Processed in 0.016782 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表