EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog验证--测试平台编写指南（中文高清带书签 ...

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

楼主: hawaii_e

[资料] systemverilog验证--测试平台编写指南（中文高清带书签）

[复制链接]

yihaibo

发表于 2021-1-28 11:17:34 | 显示全部楼层

谢谢

回复支持反对

yihaibo

发表于 2021-1-28 11:18:35 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

zqblaobo

发表于 2021-2-4 05:41:05 | 显示全部楼层

感谢分享

回复支持反对

zqblaobo

发表于 2021-2-4 05:42:06 | 显示全部楼层

非常清晰

EETOP创芯人才网职位发布入口

回复支持反对

jeffli123

发表于 2021-2-7 11:07:47 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

chnmy

发表于 2021-2-28 17:49:03 | 显示全部楼层

资料不错，感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

tjaiwxc

发表于 2021-3-31 14:38:22 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

riverchen306

发表于 2021-4-26 19:44:38 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

hanxiong99

发表于 2021-5-8 16:53:58 | 显示全部楼层

good!!!

EETOP创芯人才网简历投递入口

回复支持反对

蔬菜水果店老板

发表于 2021-6-2 23:41:57 | 显示全部楼层

bookmark is good

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 13 / 13 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-15 00:30 , Processed in 0.021055 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[资料] systemverilog验证--测试平台编写指南（中文高清带书签）

站长推荐 /1