SAR ADC C-DAC中unit cell的電容值基本

peterlin2010 · 发表于 2019-1-31 22:45:22

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

from ptt 看板Electronics - 批踢踢实业坊

SAR ADC C-DAC中unit cell的电容值基本
上是两个东西在做取舍

1. KT/C noise
2. mismatch

10bit以下的话基本上都是卡在mismatch.因为总电容值产生KT/C noise远远低过 10bit accuracy的要求。unit cell容值越小当然会越好，一方面速度快一方面功耗低 ,
所以才会有MoM电容这麽特别的东西存在. 因为他单位面积产生容值的效率不太好 ,但因为mismatch的原因，unit cell的面积太小也会有影响 ,如果有mismatch model，就跑跑monte-carlo看看你的unit cell容值大概需要多少就够了

12bit开始，如果要满足mismatch issue，unit cell的容值应该会大到靠杯 ,所以大部分会需要用到calibration来处理DAC里面cell之间的mismatch ,因此unit cell的电容值也是只要总量满足KT/C noise就可以了, mismatch的问题就K吧

到了14bit开始，KT/C noise的问题就会造成C-DAC的总量不可忽视了. 就算能用calibration去k unit cell之间的mismatch,但C-DAC的电容总量依然很可观, 没记错的话应该也是10~20pF了,因此做14bit SAR ADC就算能做出来，速度也难上去, 这也刚好是Nyquist rate 跟 oversampling (SDM) ADC的分水岭, 在这个解析度左右用SAR ADC基本上不会有太多赚头,除非系统上的需求,不然大多还是用SDM去做会比较好

以上是从解析度(Resolution & Accuracy)的角度来看电容值的问题 ,至於这个数字决定之後，要怎麽提升ADC的速度(speed, settling issue) 又是另外一个主题了,高速SAR要怎麽处理有很多方式,加入redundancy是一种 subranging, multi-bit/cycle, unrolled loop, hybrid asynchronous loop...等很多技巧可以提升SAR ADC的速度,而不同解析度能用的方法可能又不同 6/8/10-bit的高速SAR ADC做法也不尽相同, 而且settling的问题应该是影响linearity而不是noise... 所以原po提到SNR有点怪,要说应该也是影响SNDR会比较好 ,我想表达的是电容的大小应该是由你的解析度(Resolution & Accuracy)来决定 (Accuracy包括了noise以及linearity的问题,也就是SNR以及mismatch) 最後再想办法处理电路的速度，我是觉得原po有点把这些概念混在一起讲了

MORE

http://bbs.eetop.cn/viewthread.php?tid=454033&extra=&page=1

10bit精度要求：sigma(Cu)<0.52%
12bit精度要求：sigma(Cu)<0.26%

Mismatch-tolerant Capacitor Array Structure for Junction-splitting SAR Year2017Volume17_03_10.pdf (590.93 KB, 下载次数: 1076 )

谁能传这这篇
Determining the reliable minimum unit capacitance for the DAC capacitor array of SAR ADC