高性能CMOS采样保持电路的设计

爱吃油条 · 发表于 2019-1-23 11:36:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

高性能CMOS采样保持电路的设计.pdf (477.1 KB , 下载次数: 166 )

本文介绍了一个高性能采样／保持电路的设计方法。该电路采用全差分结构来减小时钟馈通效应和电荷注入效应所带来的误差。开关部分使用优化的对称CMOS开关来降低其导通电阻。运算放大器则使用折叠式增益自举电路，以便在获得较高增益的同时，得到较快的建立时间。版图设计采用噪声分析法来选择合适的采样电容，以提升整体电路的信噪比。

chenxiaoming · 发表于 2019-1-23 12:43:38

thanks

colindeng · 发表于 2019-1-23 13:32:05

thanks a lot

rewangjian · 发表于 2019-1-23 14:26:50

回复 1# 爱吃油条
不错

student321 · 发表于 2019-1-23 18:40:29

thanks

南城花已开 · 发表于 2019-1-30 02:24:38

可以啊，这东西

cdting · 发表于 2019-1-30 05:35:49

非常感謝~~~~

ysliu168 · 发表于 2019-3-7 13:50:01

thanks

krr · 发表于 2019-6-12 17:22:26

感谢楼主！！！！

andy2000a · 发表于 2019-6-12 18:24:20

THANK YOU

账号		自动登录	找回密码
密码			注册

[资料] 高性能CMOS采样保持电路的设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1