在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1885|回复: 4

[求助] parallel 仿真不过

[复制链接]
发表于 2019-1-21 20:26:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一个问题, parallel pattern仿真,在不反标sdf的情况下可以过,但是反标了sdf 就不过了,报reg/D端setup不满足。但是serial 仿真,这条pattern是可以过的(反标了sdf)。我把这个reg/D端在pt中报了一下,不管是setup还是hold还有很多的余量。
请教下一般这种情况怎么debug,一般是什么问题引起的呢,谢谢
发表于 2019-1-30 23:31:51 | 显示全部楼层
学习学习
发表于 2019-2-12 15:49:22 | 显示全部楼层
会不会设计中有些BBOX在DFT下没有做干净,或者异步问题。ATPG工具没有认出来中间节点导致了parallel仿真出现问题了呢?
发表于 2019-3-5 14:28:39 | 显示全部楼层
1、首先确认仿真反标上了;
2、确认SDC的正确性,还有pt报的时钟路径和scan模式下的时钟路径一样否?
发表于 2019-6-1 09:37:01 | 显示全部楼层
parralel fail应该也是前面几支 吧,试着parrallel测试的时候,把周期调高。原因是serial在shift的时候,有真实的delay info,但是parralle是force值得形式。另外,你可以去追scan_enable没有拉低之前的那几个pulse的reg的Q和SI
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 14:24 , Processed in 0.019749 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表