请问带隙的线性调整率怎么调？

江公补过 · 发表于 2019-1-16 23:12:45

您需要登录才可以下载或查看，没有账号？注册

x

线性调整率

电路

线性调整率太差了，调不好，运放增益65dB.也不会这么差吧，1.2V到3V电压变化34mV,其实我感觉线性调整率应该其他性能调好后也不会很差，单独调真不知道该咋办

bole7 · 发表于 2020-4-2 10:02:27

麻烦问一下，线性调制率是咋仿的啊？

freehero · 发表于 2020-4-4 12:40:37

问问楼主，这种结构的BG之前用过吗？因为靠两个Vgs差产生PTAT电流本身不是太稳，再加上只用了一级电流镜箝位，没有用cascode，所以当VDD变化时的DC工作点，你看看PTAT core电路那几个管子电流有无失配，Vth有无变化。我再多嘴问一下，这个结构是要流片用的吗？

freehero · 发表于 2020-4-4 12:44:54

bole7 发表于 2020-4-2 10:02
麻烦问一下，线性调制率是咋仿的啊？

我个人理解的是当电路工作稳定后，扫描VDD电压，观察VBG变化。相当于delta VREF/ delta VDD，一般LDO会看看这个参数，BG的话很少看了，在10mv内感觉都没啥问题，一般做了TRIM。当然这只是我自己遇到的应用环境，精度要求不是那么高。

bole7 · 发表于 2020-4-4 16:41:55

freehero 发表于 2020-4-4 12:44
我个人理解的是当电路工作稳定后，扫描VDD电压，观察VBG变化。相当于delta VREF/ delta VDD，一般LDO会 ...

谢谢你能回复我的问题。我感觉这个和PSR差不多，但是有区别的，我最近在看，不知道在Cadence咋仿。

andy2000a · 发表于 2020-4-6 14:05:50

拉高PSRR 应该用 cascade ,缺点 VCCmin 受限 ,

如果高压有些NMOS 有 Isubleakage , Vds 在某区间内 Isub会变大. 得先看 spice model 有没有 , sim得出应该是有 .

451968344 · 发表于 2020-4-7 01:44:08

andy2000a 发表于 2020-4-6 14:05
拉高PSRR 应该用 cascade ,缺点 VCCmin 受限 ,
如果高压有些NMOS 有 Isubleakage , Vds 在某区间 ...

专业，一般我会加个native管

星航夜雪 · 发表于 2020-4-7 09:23:27

看线性调整率为什么看1.2V~3V。看第一张图bandgap的输出电压也在1.2V，所以电源是1.2V的时候，bandagp输出肯定会明显小于1.2V，造成看起来的线性调整率很差

[求助] 请问带隙的线性调整率怎么调？