在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6933|回复: 5

[求助] 请问一下各位前辈;什么是CRG?用来干什么?为什么要设计CRG?和PLL有什么关系?

[复制链接]
发表于 2018-12-17 23:17:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问一下各位前辈;什么是CRG?用来干什么?为什么要设计CRG?和PLL有什么关系?
 楼主| 发表于 2018-12-18 15:22:22 | 显示全部楼层
有前辈可以指点我一下吗
发表于 2018-12-20 14:48:08 | 显示全部楼层
什么是CRG,我也想知道
发表于 2019-12-9 17:55:24 | 显示全部楼层
CRG = clock reset generation

是芯片中的时钟复位产生电路

出于时钟复位结构规范设计和DFT可控的目的,一般会把相关电路放在一个集中的模块中管理,由专门的设计人员按需求进行设计与维护。

对于时钟分频、MUX、切换、DFT测试结构埋入等等,均在模块内部实现。复位类似。
block level的designer只需要从CRG取所需时钟和复位信号,按规则使用即可,不需要了解详细的实现。
发表于 2022-5-26 17:33:21 | 显示全部楼层
clock reset manager
发表于 2022-7-9 14:47:17 | 显示全部楼层
哈哈,核心技术
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:06 , Processed in 0.017259 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表