关于三倍电流镜恒跨导结构的一个问题

激动的油条

不懂就问
最近在研究轨到轨运放，这个是三倍电流镜恒跨导轨到轨输入级的结构，肯定很多大牛做过这个结构了

我问一个可能很弱智的问题，当共模电压在(VDD+VSS)/2附近时，Mrn截止，请问这个Mrn为什么截止？

我也看了一些资料，资料只是一笔带过说Mrn截止，可是我想不明白，还望大牛能告诉我，谢谢

激动的油条

书中是这么写的，“因为MOS管的Mrn的栅极电压Vrn远远大于共模电压，所以Mrn截止”，可使这个Vrn不是给定的偏置电流让Mrn导通吗？Mrp在共模电压为(VDD+VSS)/2也是截止的，请大神指点一下。

AcoAco

考虑输入转换器对（2 nch和2 pch）为1 nch和1 pch，因为Vin-和Vin +在相同的公共输入电压和那些n通道变为并联晶体管，并且那些p通道变为并联晶体管。比考虑MRN和并联晶体管符合Gmp与Vrn的和（VDD + VSS）/ 2的差分输入晶体管作为输入电压。如果Vrn和（VDD + VSS）/ 2之间的差异足够大，则取决于极性，Mrn或Gmp关闭。当Mrn打开时，Gmp关闭（两个输入对晶体管关闭，因为Vin+ = Vin-）并且只有Mrp输入对打开。比Mrp对需要4xIbias来保持输入增益在轨到轨之间保持恒定。

与Mrp和Gmn晶体管相同的论点。

由于在（VDD + VSS）/ 2周围的输入中间范围内，Gmn和Gmp都接通，输入增益为G =（gmn + gmp）（同时Mrn和Mrp都关闭）。当Vin +> Vrn比Mrn接通并且输入晶体管Gmp关闭时，Vin +接近Vdd。当Vin接近Vss时，与Mrp和Gmn晶体管相同的论点。当Mrn打开时，Gmp关闭（两个输入对晶体管关闭，因为Vin+ = Vin-）并且只有Mrp输入对打开。比Mrp对需要4xIbias来保持输入增益在轨到轨之间保持恒定。

祝好运！

122013137

当Vin +> Vrn比Mrn接通并且输入晶体管Gmp关闭时，Vin +接近Vdd

xianwu_hs

关闭是因为，在中间点，p和n输入对都是导通的跨导已经是2倍，不需要电流不补偿了，关键是怎么实现在中间点关闭，而在VSS和VDD又分别开启

这是啥

我是这样理解的：将左边的开关管Mrn管子的栅压Vrn偏置在PMOS对管的最大开启电压，也就是共模电压Vicm>Vrn时，PMOS对管关断。假设Vicm从比较低的电位上升，A的的电位也是跟着上升的，A点电位较低时，左边的开关管的Vsg<|Vthp|，这个管子就是关断的。当Vicm上升到Vrn时，PMOS对管关断，而此时A点电位也足够高，恰好使得左边的开关管开启。

然而，由于亚阈值导通的原因，在PMOS对管关断边缘左边的开关管可能就已经导通了，总体电流增加，所以总的跨导会在这个区域上升一点。

vannylee

这是啥 发表于 2020-5-7 12:03
我是这样理解的：将左边的开关管Mrn管子的栅压Vrn偏置在PMOS对管的最大开启电压，也就是共模电压Vicm>Vrn时 ...

大佬，Mrn的偏置电压就是PMOS对管截止的临界电压对吗？同理那NMOS对管的开关管的偏置电压也就是NMOS对管截止的临界电压？

这是啥

vannylee 发表于 2023-8-3 11:30
大佬，Mrn的偏置电压就是PMOS对管截止的临界电压对吗？同理那NMOS对管的开关管的偏置电压也就是NMOS对管截 ...

输入高于Vrn，PMOS输入对管关断，Mrn导通，M5提供的电流全部流过Mrn，3倍镜像提供给NMOS输入对管，NMOS输入对管获得电流4*IB（此时Mrp管是关断的）；

输入低于Vrp，NMOS输入对管关断，Mrp导通，M6提供的电流全部流过Mrp，3倍镜像提供给PMOS输入对管，PMOS输入对管获得电流4*IB（此时Mrn管是关断的）；
输入大于Vrp小于Vrn时，Mrp管和Mrn管都是关断的，此时PMOS对管和NMOS对管各获得电流IB。
3倍电流镜技术在池保勇的《模拟集成电路与系统》8.6.1章节有讲解，书的电子版论坛能找到。

Riching

我的理解是当输入共模低时，由于Vrn远大于输入共模电压，所以Mrn无法开启，IB从输入P对管流过，此时虚地电压由输入P管VGS决定。随着输入共模增加，虚地电压也增加。当输入共模=Vrn时，Mrn开始导通，IB部分流过输入对管P，部分流过Mrn。此时继续增加输入共模，PMOS源电压将受控于Mrn的VGS而固定。这是因为若源电压继续跟随输入共模增加的话，尽管输入P管电流没变，但Mrn电流就增加了，总电流就大于IB所能提供的，所以这时源电压被Mrn固定，输入对管的VGS随着输入共模增加而减少最后关断，全部电流流过Mrn。

Alantle

这是啥 发表于 2020-5-7 12:03
我是这样理解的：将左边的开关管Mrn管子的栅压Vrn偏置在PMOS对管的最大开启电压，也就是共模电压Vicm>Vrn时 ...

那尾电流管子是不是该多留一些裕度，避免电位升高导致进入线性区（pmos）