在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 13955610667

[求助] SOI工艺版图问题

[复制链接]
发表于 2023-7-7 10:05:58 | 显示全部楼层
就接sub!,然后版图上用analog那层框一下,打上 label:sub!,就可以了
发表于 2023-7-24 16:40:03 | 显示全部楼层


周蕴言 发表于 2023-7-7 10:05
就接sub!,然后版图上用analog那层框一下,打上 label:sub!,就可以了


刚好最近在做,确实是这样的
发表于 2023-8-2 09:54:58 | 显示全部楼层


Chou1874 发表于 2023-7-24 16:40
刚好最近在做,确实是这样的


你们做什么产品?是做的哪家的工艺啊?
发表于 2023-8-2 11:25:05 | 显示全部楼层


周蕴言 发表于 2023-8-2 09:54
你们做什么产品?是做的哪家的工艺啊?


DB RS13,射频的
发表于 2024-2-2 09:19:00 | 显示全部楼层


hujiangtao007 发表于 2018-10-23 16:40
在SOI工艺里面会有一层叫analog layer(或者其他)的。就是来定义local sub.在版图需要把待定义的器件用ana ...


SOI工艺的SUB应该是指埋层吧,请问埋层不是连一片的吗?将器件圈上local sub的定义层是为了过LVS?实际上所有的SUB是否都是接一起的呢?如果不是,是通过什么把sub分开的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 20:41 , Processed in 0.017202 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表