TSMC.18工艺里，DNW一定要接电位么？

fcm5658779 · 发表于 2018-10-9 11:34:41

您需要登录才可以下载或查看，没有账号？注册

x

如题，有的多电源域电路模块采用了DNW的管子，为了版图方便，将所谓的NMOS都改成了DNW的管子。现在版图合并的时候出现有一些DNW的电位是悬空的。请问，DNW是一定要接到高电位吗？还是可以保留悬空？

我的滑板鞋 · 发表于 2018-10-9 14:10:33

一定要接高电位

lianaissmec · 发表于 2018-10-10 10:53:01

把电路结构画出来，再分析电位就很清楚了，反正保证寄生的二极管不正向偏置，就可以了

账户已登录 · 发表于 2018-10-11 17:00:24

floating的话就无法确定dnw所属的n型电位高低，极端点的情况dnw为0v，若周围有接高电位的p型出现就可能会发生forward，更严重的情况就是latchup的风险了

delphis · 发表于 2018-10-11 17:11:11

一定，否则n井没有iso

delphis · 发表于 2018-10-11 17:12:48

最好接VDD，但是要看rail，intern和extern

delphis · 发表于 2018-10-11 17:13:38

电压超过rail的话接本地的高电位就好

ncash0933 · 发表于 2018-10-12 09:42:13

yes , must be tie

fcm5658779 · 发表于 2018-10-18 16:51:18

已经解决了额，谢谢诸位。写了识别悬空DNW的drc文件，用calibre跑一下就找出来了，美滋滋。

luciano · 发表于 2025-6-6 15:00:26

fcm5658779 发表于 2018-10-18 16:51
已经解决了额，谢谢诸位。写了识别悬空DNW的drc文件，用calibre跑一下就找出来了，美滋滋。 ...

大佬，方便分享一下写的识别悬空DNW的drc文件嘛~~

[求助] TSMC.18工艺里，DNW一定要接电位么？